[实用新型]DRAM存储器

说明书

一种DRAM存储器，包括：衬底；位于所述衬底上呈行列排布的若干存储库，每一个存储库在列方向上被分为三个存储块，所述每一个存储块中均具有呈行列排布的若干存储单元。通过将每一个存储库列方向上分为三个存储块，一方面，在每一个存储库容量一定的情况下，在列方向上将每一个存储库分为三个存储块，每一个存储块在行方向上的长度会变短，使得控制线路和数据传输线路到每一个存储块中的存储阵列中相应的存储单元的距离会变短，因而可以不需要很大的驱动，并且使得数据传输线路产生的寄生电阻和寄生电容减小，使得数据传输速率和数据传输准确性提升，降低功耗。

技术领域

本实用新型涉及存储器领域，尤其涉及一种DRAM存储器。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，其存储阵列区由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

现有DRAM存储器组织架构包括若干存储库(BANK)，每一个存储库(BANK)均是分成左右两个大小相同的存储块。但是现有的组织架构DRAM存储器在工作时存在功耗较大以及数据传输速率和数据传输准确性仍有待提升的问题。

实用新型内容

本实用新型所要解决的技术问题是怎样减小DRAM存储器功耗以及怎样提高数据传输速率和数据传输准确性。

为此，本实用新型提供了一种DRAM存储器，包括：

衬底；

位于所述衬底上呈行列排布的若干存储库，每一个存储库在列方向上被分为三个存储块，所述每一个存储块中均具有呈行列排布的若干存储单元。

可选的，所述三个存储块包括在列方向上依次排布的第一存储块、第二存储块和第三存储块。

可选的，所述每一个存储块中的所述第一存储块、第二存储块和第三存储块分别与第一列解码电路、第二列解码电路和第三列解码电路连接。

可选的，所述每一个存储块中的所述第一存储块、第二存储块和第三存储块还与第一行解码电路和第二行解码电路连接。

可选的，所述第一行解码电路与所述第一存储块中所有的存储单元以及第二存储块中部分存储单元连接，用于对第一存储块在所有的存储单元以及第二存储块中部分存储单元进行行寻址，所述第二行解码电路与所述第三存储块在所有的存储单元以及第二存储块中部分存储单元连接，用于对第三存储块在所有的存储单元以及第二存储块中部分存储单元进行行寻址。

可选的，所述第一存储块、第二存储块和第三存储块的存储容量相等。

可选的，两相邻列的存储库之间具有线路区，所述线路区中具有控制线路和数据传输线路，所述控制线路用于向对应的存储库发送控制指令和/或地址，所述数据传输线路用于向对应存储库中对应的存储单元传送数据或者从该存储单元中读取数据。

可选的，所述衬底上还具有焊盘区，所述焊盘区中具有若干第一焊盘和第二焊盘，所述第一焊盘与控制线路连接，所述第二焊盘与数据传输线路连接。

与现有技术相比，本实用新型技术方案具有以下优点：