[实用新型]DRAM存储器有效
| 申请号: | 201921593569.8 | 申请日: | 2019-09-24 |
| 公开(公告)号: | CN210837190U | 公开(公告)日: | 2020-06-23 |
| 发明(设计)人: | 冀康灵;尚为兵;李红文 | 申请(专利权)人: | 长鑫存储技术有限公司 |
| 主分类号: | G11C11/403 | 分类号: | G11C11/403;G11C11/4063 |
| 代理公司: | 上海盈盛知识产权代理事务所(普通合伙) 31294 | 代理人: | 孙佳胤;高德志 |
| 地址: | 230001 安徽省合肥市蜀山*** | 国省代码: | 安徽;34 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | dram 存储器 | ||
1.一种DRAM存储器,其特征在于,包括:
衬底;
位于所述衬底上呈行列排布的若干存储库,每一个存储库在列方向上被分为三个存储块,所述每一个存储块中均具有呈行列排布的若干存储单元。
2.如权利要求1所述的DRAM存储器,其特征在于,所述三个存储块包括在列方向上依次排布的第一存储块、第二存储块和第三存储块。
3.如权利要求2所述的DRAM存储器,其特征在于,所述每一个存储块中的所述第一存储块、第二存储块和第三存储块分别与第一列解码电路、第二列解码电路和第三列解码电路连接。
4.如权利要求3所述的DRAM存储器,其特征在于,所述每一个存储块中的所述第一存储块、第二存储块和第三存储块还与第一行解码电路和第二行解码电路连接。
5.如权利要求4所述的DRAM存储器,其特征在于,所述第一行解码电路与所述第一存储块中所有的存储单元以及第二存储块中部分存储单元连接,用于对第一存储块在所有的存储单元以及第二存储块中部分存储单元进行行寻址,所述第二行解码电路与所述第三存储块在所有的存储单元以及第二存储块中部分存储单元连接,用于对第三存储块在所有的存储单元以及第二存储块中部分存储单元进行行寻址。
6.如权利要求2所述的DRAM存储器,其特征在于,所述第一存储块、第二存储块和第三存储块的存储容量相等。
7.如权利要求1所述的DRAM存储器,其特征在于,两相邻列的存储库之间具有线路区,所述线路区中具有控制线路和数据传输线路,所述控制线路用于向对应的存储库发送控制指令和/或地址,所述数据传输线路用于向对应存储库中对应的存储单元传送数据或者从该存储单元中读取数据。
8.如权利要求7所述的DRAM存储器,其特征在于,还具有焊盘区,所述焊盘区中具有若干第一焊盘和第二焊盘,所述第一焊盘与控制线路连接,所述第二焊盘与数据传输线路连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201921593569.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:移动终端的夹持装置
- 下一篇:一种泵的底部导壳密封检测装置





