[实用新型]一种ZnO:Li阻变存储器

说明书

本实用新型公开了一种ZnO:Li阻变存储器，所述存储器包括衬底(1)和设置在其上的单个或多个阻变单元，其中，所述阻变单元包括依次设置的底电极(2)、阻变层(3)和顶电极(4)，所述阻变层(3)为Li掺杂ZnO薄膜(ZnO:Li)。本实用新型所公开的ZnO:Li阻变存储器能够显著提升阻变存储器的性能，使其具有长的保持时间和优异的耐久性。

技术领域

本实用新型涉及存储器技术领域，具体涉及一种ZnO:Li阻变存储器。

背景技术

随着大数据时代、人工智能的到来，对于传统金属氧化物半导体(MOS)结构的存储器提出了新的挑战，而以闪存为代表的传统存储技术，由于其读写速度慢、存储密度低、功耗高和数据保持时间短等因素，导致很难满足实际需求。为了满足数据存储要求，近年来铁电存储器(FeRRAM)、磁性存储器(MRAM)、相变存储器(PRAM)和阻变存储器(RRAM)等受到广泛关注。其中，阻变存储器具有低功耗、高存储密度和优异耐久性等优点，尤其是在模拟人工神经网络等领域具有传统结构的存储器难以比拟的优势，易于成为新一代非易失性存储器中最有力的竞争者。

阻变存储器是利用某些薄膜材料在外加电场作用下表现出的两个或两个以上的不同电阻态来实现数据存储，是近年来受到学术界和工业界广泛关注的一种新型非易失性存储器。阻变存储器具有存储密度高、擦写速度快、重复擦写次数高、三维存储和多值存储等优点，作为下一代非易失性存储器所表现出来的存储潜力大大超过其他几种非易失性存储器件。

阻变存储器的基本结构包括两层导电的电极材料和一层半导体(或绝缘性)的存储介质材料。介质材料是阻变存储器发生电阻转变的载体，对阻变存储器的性能有着最直接的影响。

现有的阻变存储器由于性能不稳定，直接影响其高、低阻状态的阻值和擦写电压，从而出现误读、误写现象，影响数据的可靠性，进而影响阻变存储器的实际应用。

因此，有必要提供一种开关比较高、保持性和耐久性良好的阻变存储器。

实用新型内容

为了克服上述问题，本发明人进行了锐意研究，设计出一种以Li掺杂ZnO薄膜为阻变层的阻变存储器及其集成化制作工艺方法，所述阻变存储器通过在ZnO薄膜掺杂Li元素，可有效地提高阻变存储器的开关比，显著提升阻变存储器的稳定性，使其具有优异长的保持时间和优异的耐久性；通过射频磁控溅射法和剥离工艺相结合，实现芯片集成化工艺制作，操作简单，且能够实现阻变存储器的大面积、高一致性和集成化制造，能够在衬底上形成更多的存储单元，显著降低了制造成本，从而完成了本实用新型。

具体来说，本实用新型的目的在于提供一种ZnO:Li阻变存储器，所述存储器包括衬底1和设置在其上的单个或多个阻变单元，其中，

所述阻变单元包括依次设置的底电极2、阻变层3和顶电极4，所述阻变层3为Li掺杂ZnO薄膜(ZnO:Li)；

所述衬底1为单晶硅衬底，在其上表面设置有第一二氧化硅层5，其厚度为300nm～500nm；

所述阻变层3的厚度为90nm～180nm；

所述底电极2设置在第一二氧化硅层5的上表面，包括由下至上设置的黏附层Ti层21和Pt层22；

所述Ti层21的厚度为10nm～60nm；

所述Pt层22厚度为50nm～150nm。

本实用新型所具有的有益效果包括：

(1)本实用新型提供的阻变存储器，阻变层为Li掺杂ZnO薄膜，通过杂质补偿，较好改变了阻变存储器的高阻态阻值，提升了开关比；

(2)本实用新型提供的阻变存储器的集成化制作工艺方法，操作简单，成本低廉，易于实现阻变存储器单元的小型化和集成化，适合规模化工业应用；