[实用新型]一种基于FPGA和TCP/IP的多路采集与切换系统

说明书

本实用新型公开了一种基于FPGA和TCP/IP的多路采集与切换系统，属于多路采集与切换控制领域，包含上位机部分、下位机部分和多路被测设备，所述多路被测设备通过下位机部分连接上位机部分；所述上位机部分包含PC控制及显示模块和LCD显示及键盘控制模块；所述下位机包含电源与时钟模块、FPGA逻辑控制模块、以太网TCP/IP通信模块、通道管理与切换模块、ADC信号采集模块和STM32控制模块；本实用新型基于FPGA和TOE架构，实现TCP/IP协议数据传输的多路采集与切换系统。该系统涉及并行数据采集、多路通道切换、TCP/IP协议通信等模块，并通过上位机PC或键盘与LCD进行远程或本地准确控制与实时显示，满足多路通道切换、模拟信号并行采集、可靠性传输等功能的需求。

技术领域

本实用新型属于多路采集与切换控制领域，尤其涉及一种基于FPGA和TCP/IP的多路采集与切换系统。

背景技术

随着信息网络与分布式采集技术的飞速发展，在智能交通、工业测控等领域，对网络数据传输处理速度、可靠性及实时性的要求越来越高。同时，现场可编程门阵列（FPGA）凭借日益丰富的片内资源、运行速度快和并行处理等特点，使其成为高速采集传输系统设计的一个有效手段。

以太网标准TCP/IP协议是Internet互联网络的基础，其不依赖固定的硬件或软件系统，可以集成于不同的网络环境中，具有通信可靠、使用普遍、易于适配接口等优点。但传统的基于CPU软件实现的TCP/IP协议处理方式，占用大量的CPU资源，消耗存储空间，无论在处理速度还是稳定性方面，都无法与基于硬件实现的相比。

韩国WIZnet公司推出的以太网控制芯片W5500支持硬件TCP卸载引擎（TCPOffload Engine，TOE），其集成了TCP/IP全硬件协议栈，能够大幅提高应用设备的网络性能，降低CPU占用率，减少FPGA逻辑资源使用，缩短响应时间。

实用新型内容

本实用新型所要解决的技术问题是针对上述研究现状和分布式采集场景分析提供一种基于FPGA和TCP/IP的多路采集与切换系统，其涉及并行数据采集、多路通道切换、TCP/IP协议通信等模块，并通过上位机PC或键盘与LCD进行远程或本地准确控制与实时显示，满足多路通道切换、模拟信号并行采集、可靠性传输。

本实用新型为解决上述技术问题采用以下技术方案：

一种基于FPGA和TCP/IP的多路采集与切换系统，包含上位机部分、下位机部分和多路被测设备，所述多路被测设备通过下位机部分连接上位机部分；

所述上位机部分包含PC控制及显示模块和LCD显示及键盘控制模块；

所述下位机包含电源与时钟模块、FPGA逻辑控制模块、以太网TCP/IP通信模块、通道管理与切

换模块、ADC信号采集模块和STM32控制模块；

其中，多路被测设备通过通道管理与切换模块分别与FPGA逻辑控制模块和ADC信号采集模块连接；

所述FPGA逻辑控制模块分别与电源与时钟模块、通道管理与切换模块、ADC信号采集模块连接；

所述FPGA逻辑控制模块通过以太网TCP/IP通信模块连接上位机的PC控制及显示模块；

所述FPGA逻辑控制模块通过STM32控制模块连接上位机的LCD显示及键盘控制模块。

作为本实用新型一种基于FPGA和TCP/IP的多路采集与切换系统的进一步优选方案，所述FPGA逻辑控制模块包含通道切换单元、AD采集控制单元、数据处理单元、时钟与复位单元、W5500控制单元、STM32控制单元；