[实用新型]一种高耐压的高电子迁移率晶体管器件

说明书

本实用新型涉及半导体功率器件，具体而言，涉及一种高耐压的高电子迁移率晶体管器件。高耐压的高电子迁移率晶体管器件，其包含栅电极、源电极、漏电极、势垒层、沟道层、形核层、基底；沟道层位于势垒层和基底之间，沟道层包括P‑型Ⅲ‑Ⅴ族半导体层，其中形核层与漏电极在基底上的投影至少部分区域重合，漏电极与沟道层的二维电子气电接触，源电极与P‑型Ⅲ‑Ⅴ族半导体层电接触，栅电极位于势垒层之上。

技术领域

本实用新型涉及半导体功率器件，具体而言，涉及一种高耐压高电子迁移率晶体管(HEMT)。

背景技术

Ⅲ-Ⅴ族化合物半导体包括至少一个III族元素和至少一种V族元素，包括但不局限于氮化镓(GaN)，氮化铝镓(AlGaN)，砷化镓(GaAs)，氮化铟铝镓(InAlGaN)，氮化铟镓(InGaN)等，III族氮化物半导体包括氮和至少一个III族元素，包括但不局限于GaN，AlGaN，InN，AlN，InGaN，InAlGaN等。

高电子迁移率晶体管(HEMT)利用Ⅲ-Ⅴ族异质结结构，如III族氮化物异质结，在III族氮化物材料形成异质结界面处产生二维电子气(2DEG)，其允许通过高的电流密度并具备相对较低的电阻损耗，并逐步实现了耐压能力提升至600V，甚至达到1200V。常规III族氮化物高电子迁移率晶体管通常为耗尽型器件，由于高击穿电压，高电流密度，和低导通电阻等优点，III族氮化物高电子迁移率晶体管需要避免高电子迁移率晶体管在没有栅压控制的情况下器件关闭以保护电路和负载。因此，希望提供III族氮化物高电子迁移率晶体管是常断的，或是增强模式晶体管。

这样，有需要克服在现有技术中的缺点和不足，制造高耐压高电子迁移率晶体管，增强型III-V族高电子迁移率晶体管。

在相关专利申请中我们已经提出通过P-型掩埋层等结构实现常关型器件和或更高的耐压能力进行了描述，对于相关的器件结构也有了详尽的描述。但在具体的实施过程中，选区外延时，形核区域位于源的位置。这主要时因为高电子迁移率晶体管对于源来说是对称结构，从源到两侧都各有栅电极和漏电极。同时，从源电极到栅电极的距离比从栅电极到漏电极的距离通常要小很多，从源到栅做侧向外延比从漏到栅要距离短很多，这有利于通过外延实现源和栅处的复杂结构的制作精度。同时，源区域的电压很低，而形核区的晶体质量相对较差，所以在源位于低质量区域的时候由于电压低而影响最小。

相比较的，如果从栅或其他区域形核并侧向外延，那么侧向外延的两侧结构是基本对称的，不利于形成很多非对称结构。并且如果是从栅电极区域开始侧向外延，那么由于栅源与栅漏的距离相差较大，不利于利用好芯片面积。

但是，从漏区在基底的投影对应区域形核并侧向外延也是可以实现的。这个时候也有利于在漏区形成一些特殊结构来改进某方面的性能。同时在形成源处和栅处的复杂结构之前，可以先优化外延层的晶体质量。这样源处与栅处的复杂结构也可以获得更好的晶体质量、并取得良好的电学特性。不管是从源还是从漏区域形核，都可以依次从源到栅到漏或从漏到栅到源形成所需的堆成布局结构。

实用新型内容

本实用新型申请的基本原理是通过引入P-型Ⅲ-Ⅴ族半导体层，通过掺杂调制技术来调节高电子迁移率晶体管器件电场分布并提高其耐压能力以及实现增强型器件。

本实用新型申请提供的高电子迁移率晶体管基本结构是从漏极对应区域开始选区外延生长Ⅲ-Ⅴ族半导体层，通过调制掺杂技术，形成掺杂浓度不同的半导体层区域，并最终形成高电子迁移率晶体管结构。降低了沟道层局部的高电场，改善了电场分布，提高了器件性能和可靠性。

本实用新型申请提供的高耐压高电子迁移率晶体管，包含栅电极、源电极、漏电极、势垒层、沟道层、形核层、基底等器件结构；沟道层位于势垒层和基底之间，沟道层包括P-型Ⅲ-Ⅴ族半导体层，P-型Ⅲ-Ⅴ族半导体层至少部分地位于漏电极和栅电极之间，其不足以显著耗尽除栅电极堆垛外的沟道中的二维电子气，其中形核层对应漏电极区域，漏电极与形核层上方的沟道层电接触，源电极与P-型Ⅲ-Ⅴ族半导体层电接触。