[实用新型]一种高耐压的高电子迁移率晶体管器件

权利要求书

1.一种高耐压的高电子迁移率晶体管器件，其包含栅电极、源电极、漏电极、势垒层、沟道层、形核层、基底；包含P-型Ⅲ-Ⅴ族半导体层的沟道层位于势垒层和基底之间，其中形核层与漏电极在基底上的投影至少部分区域重合，漏电极与沟道层的二维电子气电接触，源电极与P-型Ⅲ-Ⅴ族半导体层电接触，栅电极位于势垒层之上。

2.一种高耐压的高电子迁移率晶体管器件，其包含栅电极、源电极、漏电极、势垒层、沟道层、形核层、基底；其中形核层与漏电极在基底上的投影至少部分区域重合，包含P-型Ⅲ-Ⅴ族半导体层的沟道层位于势垒层和基底之间，其不足以显著耗尽除栅堆垛外的沟道中的二维电子气，且源电极和漏电极均与二维电子气电接触，栅电极位于势垒层之上，独立的体电极在源电极附近与P-型Ⅲ-Ⅴ族半导体层电接触。

3.根据权利要求1或2所述的高电子迁移率晶体管器件，其特征在于，势垒层和P-型Ⅲ-Ⅴ族半导体层之间还有一层低掺杂或非故意掺杂Ⅲ-Ⅴ族半导体层。

4.根据权利要求1或2所述的高电子迁移率晶体管器件，其特征在于，势垒层上原位生长形成SiNx钝化层，栅电极下方设置栅介质层。

5.根据权利要求1或2所述的高电子迁移率晶体管器件，其特征在于，P-型Ⅲ-Ⅴ族半导体层包括不同掺杂浓度的调制区域，以形核层区域为中心，依次向外设置轻掺杂Ⅲ-Ⅴ族半导体层第一掺杂区域，强P-型Ⅲ-Ⅴ族半导体层第一掺杂区域，P-型Ⅲ-Ⅴ族半导体层第一掺杂区域，轻掺杂Ⅲ-Ⅴ族半导体层第一掺杂区域上方形成漏电极，强P-型Ⅲ-Ⅴ族半导体层第一掺杂区域上方对应形成栅极叠层结构，P-型Ⅲ-Ⅴ族半导体层第一掺杂区域上方形成源电极。

6.根据权利要求5所述的高电子迁移率晶体管器件，其特征在于，栅电极下方的强P-型Ⅲ-Ⅴ族半导体层第一掺杂区域，使得在0栅压下可耗尽95％以上的栅电极堆垛下方的二维电子气，或使得在0栅压下栅电极堆垛下方的二维电子气浓度小于5E11/cm²。

7.根据权利要求5所述的高电子迁移率晶体管器件，其特征在于，轻掺杂Ⅲ-Ⅴ族半导体层第一掺杂区域掺杂浓度小于5E17/cm³。

8.根据权利要求1或2所述的高电子迁移率晶体管器件，其特征在于，P-型Ⅲ-Ⅴ族半导体层包括不同掺杂浓度的调制区域，以形核层区域为中心，依次向外设置轻掺杂Ⅲ-Ⅴ族半导体层第一掺杂区域，P-型Ⅲ-Ⅴ族半导体层第一掺杂区域，P-型Ⅲ-Ⅴ族半导体层第二掺杂区域，轻掺杂Ⅲ-Ⅴ族半导体层第一掺杂区域上方形成漏电极，在P-型Ⅲ-Ⅴ族半导体层第二掺杂区域靠近P-型Ⅲ-Ⅴ族半导体层第一掺杂区域的部分，形成栅极叠层结构，即P-型Ⅲ-Ⅴ族半导体层第一掺杂区域位于漏电极和栅电极之间，P-型Ⅲ-Ⅴ族半导体层第一掺杂区域掺杂浓度可调，可改善栅电极下方靠近漏侧边的电场分布，P-型Ⅲ-Ⅴ族半导体层第二掺杂区域上方形成源电极。

9.根据权利要求1或2所述的高电子迁移率晶体管器件，其特征在于，P-型Ⅲ-Ⅴ族半导体层包括不同掺杂浓度的调制区域，以形核层区域为中心，依次向外设置轻掺杂Ⅲ-Ⅴ族半导体层第一掺杂区域，P-型Ⅲ-Ⅴ族半导体层第一掺杂区域，强P-型Ⅲ-Ⅴ族半导体层第一掺杂区域，P-型Ⅲ-Ⅴ族半导体层第二掺杂区域；轻掺杂Ⅲ-Ⅴ族半导体层第一掺杂区域上方设置漏电极，强P-型Ⅲ-Ⅴ族半导体层第一掺杂区域上方对应形成栅极叠层结构，P-型Ⅲ-Ⅴ族半导体层第一掺杂区域位于轻掺杂Ⅲ-Ⅴ族半导体层第一掺杂区域和强P-型Ⅲ-Ⅴ族半导体层第一掺杂区域之间，P-型Ⅲ-Ⅴ族半导体层第一掺杂区域掺杂浓度可调，可改善栅电极下方靠近漏侧边的电场分布，P-型Ⅲ-Ⅴ族半导体层第二掺杂区域上方形成源电极。

10.根据权利要求1所述的高电子迁移率晶体管器件，其特征在于，源电极与P-型Ⅲ-Ⅴ族半导体层电接触时，源电极的部分区域与二维电子气接触且源电极的部分区域穿过沟道层与P-型Ⅲ-Ⅴ族半导体层直接接触。

11.根据权利要求1所述的高电子迁移率晶体管器件，其特征在于，源电极与二维电子气电接触时，与P-型Ⅲ-Ⅴ族半导体层接触的金属材料与源电极电连接，便于与源电极电位一体控制。