[实用新型]一种具有内嵌隔离环的高维持电压可控硅

说明书

一种具有内嵌隔离环的高维持电压可控硅，包括P型衬底，P型衬底上表面两侧设置的N阱区和P阱区，N阱区内表面设置的阳极，P阱区内表面设置的阴极，设置在P型衬底上表面且两端设置在N阱区和P阱区内部的第三N+区，N型隔离环和/或P型隔离环。其中N型隔离环包括设置在N阱区下方的N埋层，设置在N阱区远离P阱区的一侧且与N阱区和N埋层接触的第一N型深注入层，设置在N阱区靠近P阱区的一侧且与N阱区和N埋层接触的第二N型深注入层；P型隔离环包括设置在P阱区下方的P埋层，设置在P阱区远离N阱区的一侧且与P阱区和P埋层接触的第一P型深注入层，设置在P阱区靠近N阱区的一侧且与P阱区和P埋层接触的第二P型深注入层。

技术领域

本实用新型属于电子科学与技术领域，涉及一种具有内嵌隔离环的高维持电压可控硅，能够用于静电泄放(Electro Static Discharge，简称为ESD)防护技术。

背景技术

静电泄放(ESD)是集成电路(IC)最重要的杀手之一，随着集成电路集成度的提升，各类IC在性能大幅度提升的同时对ESD的耐受力大大下降。而在高压应用中，ESD器件除了被要求具备高鲁棒性以外，还被要求具有小面积、抗闩锁等能力。为了防止闩锁效应，可控硅(SCR)结构被禁止采用。然而，可控硅SCR结构拥有最强的静电放电效率和最小的面积占用，因此，近年来，将可控硅SCR用至高压电路的ESD防护已成为ESD领域的热点研究之一。

可控硅SCR结构上是由PNPN四层半导体组成。其中内嵌的PNP与NPN结构在被触发后将会相互放大形成正反馈，最终将会呈现近乎短路的通道。如果器件导通后的最低点维持电压(Vh)小于被保护端口的最大电压，那么在ESD事件之后器件将不会自关断，从而引起闩锁效应。

实用新型内容

针对上述传统可控硅通常会导致闩锁效应的不足之处，本实用新型将隔离环引入可控硅器件内部，提出了一种内嵌隔离环的可控硅，可以提高可控硅SCR结构的最低点维持电压Vh，从而避免闩锁效应的发生，能够用于静电泄放防护。

本实用新型的技术方案为：

一种具有内嵌隔离环的高维持电压可控硅，包括：

P型衬底；

设置在所述P型衬底上表面两侧的N阱区和P阱区；

设置在所述N阱区内表面的阳极；

设置在所述P阱区内表面的阴极；

设置在所述P型衬底上表面且两端分别设置在所述N阱区和P阱区内部的第三N+区；

所述可控硅还包括N型隔离环和/或P型隔离环；

所述N型隔离环包括：

设置在所述N阱区下方的N埋层；

设置在所述N阱区远离所述P阱区的一侧且与所述N阱区和N埋层相接触的第一N型深注入层，所述第一N型深注入层位于所述P型衬底上表面；

设置在所述N阱区靠近所述P阱区的一侧且与所述N阱区和N埋层相接触的第二N型深注入层，所述第二N型深注入层的上表面与所述第三N+区的下表面相接触；

所述P型隔离环包括：

设置在所述P阱区下方的P埋层；

设置在所述P阱区远离所述N阱区的一侧且与所述P阱区和P埋层相接触的第一P型深注入层，所述第一P型深注入层位于所述P型衬底上表面；

设置在所述P阱区靠近所述N阱区的一侧且与所述P阱区和P埋层相接触的第二P型深注入层，所述第二P型深注入层的上表面与所述第三N+区的下表面相接触。

具体的，所述N阱区内且位于所述阳极和所述第三N+区之间的区域还包括多个第三N型深注入层，所述第三N型深注入层用于隔开其两侧的N阱区和N埋层。