[实用新型]一种在不提高采样率情况下提高有效采样带宽的系统

说明书

本实用新型公开了一种在不提高采样率情况下提高有效采样带宽的系统，包括射频模块和FPGA，还包括零中频AD芯片，所述零中频AD芯片的输入端连接所述射频模块的输出端，零中频AD芯片的输出端连接所述FPGA的输入端，零中频AD芯片用于将射频模块输入的射频模拟信号采样并模数转换后得到基带I路数字信号和基带Q路数字信号，并将所述基带I路数字信号和基带Q路数字信号分别输入FPGA。本实用新型通过使用零中频AD采样技术，在不提高采样率的情况下提高有效采样带宽，解决了现有技术中提高采样带宽需要同步提高采样率由此带来的AD芯片选型困难、成本高以及对FPGA要求高的问题。

技术领域

本实用新型涉及无线电通信和无线电频谱检测技术领域，具体的说，是一种在不提高采样率情况下提高有效采样带宽的系统。

背景技术

在无线电通信和频谱监测领域，通常需要快速扫频以监测对应无线电波段信号的变化，想要提高扫频速度的最直接的方式为提高扫频的带宽。提高扫频的带宽的同时，需要同步提高采样率，而提高采样率以后，不仅AD芯片的选型变得困难，AD芯片的成本会提高，同时需要进行更高速的信号处理，对FPGA的处理能力和FPGA的编程水平都有更高的要求，FPGA芯片的成本也会提高。现有技术中尚没有在不提高采样率情况下提高有效采样带宽的方案。

实用新型内容

本实用新型的目的在于提供一种在不提高采样率情况下提高有效采样带宽的系统，用于解决现有技术中提高采样带宽需要同步提高采样率由此带来的AD芯片选型困难、成本高以及对FPGA要求高的问题。

本实用新型通过下述技术方案解决上述问题：

一种在不提高采样率情况下提高有效采样带宽的系统，包括射频模块和FPGA，还包括零中频AD芯片，所述零中频AD芯片的输入端连接所述射频模块的输出端，零中频AD芯片的输出端连接所述FPGA的输入端，零中频AD芯片用于将射频模块输入的射频模拟信号采样并模数转换后得到基带I路数字信号和基带Q路数字信号，并将所述基带I路数字信号和基带Q路数字信号分别输入FPGA。

进一步地，所述零中频AD芯片包括压控振荡器、第一混频器、第二混频器、第一模数转换单元和第二模数转换单元，所述第一混频器接收所述射频模块输出的射频模拟信号以及所述压控振荡器的第一路输出信号并输出基带I路模拟信号至第一模数转换单元，所述第二混频器接收射频模块输出的射频模拟信号以及压控振荡器的第二路输出信号并输出基带Q路模拟信号至第二模数转换单元，所述第一模数转换单元和第二模数转换单元的输出端分别连接所述FPGA的两路信号输入端。

进一步地，所述零中频AD芯片可采用如下芯片：

ADRV9008/ADRV9009/AD9361/AD9371。

本实用新型与现有技术相比，具有以下优点及有益效果：

本实用新型通过使用零中频AD采样技术，在不提高采样率的情况下提高有效采样带宽，解决了现有技术中提高采样带宽需要同步提高采样率由此带来的AD芯片选型困难、成本高以及对FPGA要求高的问题。

附图说明

图1为现有技术中实数采样的原理图；

图2为本实用新型的原理框图；

图3为本实用新型的电路原理图；

图4为信号的波形图；

图5为现有技术中对图4的信号进行实数采样的频谱图，其中负半频谱为正半频谱的镜像；

图6为对图4的信号进行零中频AD采样的频谱图。

具体实施方式

下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。

实施例1：