[实用新型]集成磁隔离芯片的边沿检测电路及边沿转换电路

说明书

集成磁隔离芯片的边沿检测电路和边沿转换电路，涉及集成电路技术。本实用新型包括：第一PMOS管，其源极接参考高电平，漏极接第二PMOS管的源极，栅极接信号输入端和第一输出点；第二PMOS管，其漏极接第二参考点，其栅极接第三PMOS管的栅极和漏极；第三PMOS管，其源极接参考高电平，其漏极通过第一电流源接地；第四NMOS管，其源极接地，栅极和漏极接第五NMOS管的栅极，漏极还接第二电流源的输出端；第五NMOS管，其源极接第六NMOS管的漏极，其漏极接第二输出点，漏极还通过电容接地；第六NMOS管，其源极接地，栅极接信号输入端。本实用新型的优点是电压比较稳定，没有了漏极寄生电容充放电的问题，开关速度快，而且没有电荷分流的问题。同时解决了数字控制信号电荷注入的问题。

技术领域

本实用新型涉及集成电路技术。

背景技术

隔离器的作用是在医疗、通信、工业总线控制等场合中将电路系统中各具独立功能的电路模块隔离开来，避免了各功能模块之间的相互影响，保护敏感电路不受危险电压和电流的损坏。在图2、图3和图4中显示了两个地，即gnd1和 gnd2，gnd1和gnd2可以处于不同电势。

长期以来大量使用的电路隔离器件是光耦器件，但是光耦器件寿命短、数据传输速率低、性能不稳定、体积过大，其缺点非常明显。

近十年来出现的一种新的隔离方式是使用片上集成变压器作为隔离器件进行隔离，也就是磁耦隔离。片上集成变压器加工在硅片上，变压器的原端线圈与副端线圈之间有一层隔离材料，从而起到隔离作用。磁耦隔离利用电磁感应定律，通过两个线圈之间的变化磁场实现了在隔离层上的数据通信。磁耦隔离具有寿命长、数据传输速率高、性能稳定、体积小等优点。

图1(a)是该类芯片架构的示意图，图中DIE1、DIE2和DIE3分别为编码器芯片、解码器芯片和硅基变压器芯片，DIE1和DIE2使用常规的CMOS工艺设计，DIE3使用的是自主研发的制造工艺。DIE1、DIE2和DIE3这三块裸片集成在一个封装里面，它们之间通过封装线进行连接。

由于集成磁耦隔离器件体积小，线圈电感量小，原端线圈与副端线圈在高频段的耦合系数更高，更利于传输信号，所以一般要对输入的低频方波信号进行编码，对其频率进行提升，以利于其通过变压器进行传输。一种常用的提升频率的方法就是对输入的方波信号进行边缘检测，把方波信号的上升沿和下降沿转换为一个持续时间大约为两纳秒的短脉冲，当此脉冲通过变压器后，再把它们恢复为方波的上升沿或下降沿。这种方法有一个问题，就是如何区分上升沿和下降沿的问题。图1(b)为这一编解码过程的流程图。

文献[1]介绍了一种使用两个变压器分别传输上升沿脉冲和下降沿脉冲的方法，如图2所示。在该方案中，输入方波的上升沿和下降沿都分别被转换为一个单脉冲，然后这两个单脉冲分别用两个不同的变压器进行传输，通过变压器后，这两个单脉冲再分别被恢复为上升沿和下降沿。这种做法的缺点就是需要用到两个变压器，浪费了芯片面积。

文献[2]和文献[3]介绍了一种双-单脉冲编码方案，如图3所示。在该方案中，上升沿用双脉冲表示，下降沿用单脉冲表示。这种方案的缺点是解码电路需要辨认出双脉冲和单脉冲，双脉冲跟单脉冲之间需要有一定的距离，这样会影响到数据的传输速率(即输入方波信号的上升沿和下降沿之间要有一定距离，从而方波信号的频率不能太高)。同时，编码、解码电路相对来说会比较复杂。

经检索，现在市场上磁耦隔离产品的最大传输速率是150Mbps(bps为bit persecond，即比特每秒，应用于不归零信号，下同)，即75MHz方波频率(见文献[4])。

参考文献：

[1]B.Chen,J.Wynne,and R.Lkiger,“High speed digital isolators usingmicroscale on-chip transformers,”Elektronik Mag.,2003.