[实用新型]集成磁隔离芯片的边沿检测电路及边沿转换电路

权利要求书

1.集成磁隔离芯片的边沿检测电路，其特征在于，包括：

第一PMOS管(M1)，其源极接参考高电平，漏极接第二PMOS管(M2)的源极，栅极接信号输入端和第一输出点(N1)；

第二PMOS管(M2)，其漏极接第二输出点(N2)，其栅极接第三PMOS管(M3)的栅极和漏极；

第三PMOS管(M3)，其源极接参考高电平，其漏极通过第一电流源接地；

第四NMOS管(M4)，其源极接地，栅极和漏极接第五NMOS管的栅极，漏极还接第二电流源的输出端；

第五NMOS管(M5)，其源极接第六NMOS管(M6)的漏极，其漏极接第二输出点(N2)，漏极还通过电容(C2)接地；

第六NMOS管(M6)，其源极接地，栅极接信号输入端。

2.具有权利要求1所述的集成磁隔离芯片的边沿检测电路的边沿转换电路，其特征在于，所述第一输出点(N1)连接与门的第一输入端，第二输出点(N2)连接与门的第二输入端，与门的输出端作为上升沿短脉冲的输出端。

3.如权利要求2所述的边沿转换电路，其特征在于，第一输出点(N1)通过两个串联的非门连接与门的第一输入端，第二输出点(N2)通过两个串联的非门连接与门的第二输入端。

4.具有权利要求1所述的集成磁隔离芯片的边沿检测电路的边沿转换电路，其特征在于，所述第一输出点(N1)连接或非门的第一输入端，第二输出点(N2)连接或非门的第二输入端，或非门的输出端作为下降沿短脉冲的输出端。

5.如权利要求4所述的边沿转换电路，其特征在于，第一输出点(N1)通过两个串联的非门连接或非门的第一输入端，第二输出点(N2)通过两个串联的非门连接或非门的第二输入端。