[实用新型]一种芯片封装结构及装置

说明书

本实用新型提供了一种芯片封装结构，包括：芯片(100)，包括多个管脚(101)；封装基板(200)，其中，芯片(100)倒装焊接于封装基板(200)的第一表面(202)；其中，部分管脚(101)设于封装基板(200)的第一表面(202)和/或与第一表面(202)垂直的侧表面，另一部分管脚(101)设于封装基板(200)中与第一表面(202)相对的第二表面(203)。另本实用新型还提供了一种芯片封装装置，用于解决管脚数量与占用面积的矛盾，本实用新型提供的结构和装置具有集成度高，占用面积小，可布置多数量管脚的优点。

技术领域

本实用新型涉及集成电路封装技术领域，尤其涉及一种芯片封装结构及装置。

背景技术

随着集成电路技术的发展，对集成电路的封装要求更加严格，封装技术关系到产品的功能，其中，球状引脚栅格阵列(BGA，Ball Grid Array)封装技术因为其高密度、高性能、多引脚封装的方式广泛的应用在高脚数芯片中，BGA封装技术为高密度表面装配封装技术，在封装底部，引脚都呈球状并排列呈一个类似于格子的图案，目前主板控制芯片组多采用该封装技术，采用BGA技术封装的内存，可在内存体积不变的情况下，内存容量提高两到三倍，与薄型小尺寸封装(TSOP，Thin Small Outline Package)技术相比，具有更小的体积、更好的散热性能和电性能。但BGA封装技术具有管脚数量极限，在指定面积内，能布置的管脚数量是有上限的，当需要更多管脚的时候，只能通过更大的面积来实现，但因为电路整体集成度要求，电路板面积是有限的，很难再增大芯片封装面积，从而产生了管脚数量与占用面积的矛盾。

发明内容

(一)要解决的技术问题

基于上述技术问题，本实用新型提供了一种芯片封装结构及装置，用于解决管脚数量与占用面积的矛盾，本实用新型提供的结构和装置具有集成度高，占用面积小，可布置多数量管脚的优点。

(二)技术方案

第一方面，本实用新型提供了一种芯片封装结构，包括：芯片100，包括多个管脚101；封装基板200，其中，芯片100设于封装基板200的第一表面202；其中，部分管脚101设于封装基板200的第一表面202和/或与第一表面202垂直的侧表面，另一部分管脚101设于封装基板200中与第一表面202相对的第二表面203。

可选地，封装基板200的第一表面202中间部位设有至少一个凹槽201，所述芯片100设于凹槽内201。

可选地，凹槽201的深度大于或等于芯片100的厚度。

可选地，部分管脚101设于封装基板200的第一表面202和/或与第一表面202垂直的侧表面具体为：部分管脚101设于封装基板200中非凹槽部分的第一表面202和/或与第一表面202垂直的侧表面。

第二方面，本实用新型提供了一种芯片封装装置，包括多个芯片封装结构，多个芯片封装结构中每相邻两芯片封装结构相互连接。

可选地，相邻两芯片封装结构相互连接具体包括：每相邻两芯片封装结构层叠连接或垂直连接。

可选地，若每相邻两芯片封装结构层叠连接，则位于上部的芯片封装结构中位于第二表面203的管脚101与位于下部的芯片封装结构中位于第一表面202的管脚101连接，以实现每相邻两芯片封装结构的相互连接；若每相邻两芯片封装结构垂直连接，则芯片封装结构中位于侧表面的管脚101与另一芯片封装结构中位于第一表面202或第二表面203的管脚101连接。

可选地，还包括外部连接结构300，其设于封装基板200的表面，用于连接其他芯片封装结构或电器元件。