[实用新型]向量与矩阵的FPGA并行快速乘法器模块

说明书

提供一种向量与矩阵的FPGA并行快速乘法器模块，消除了现有方法计算时需要重复寻址的问题，有效减少了访存次数和访存时间，提高了计算速度，实现了向量与矩阵的并行乘法运算，并提供该向量与矩阵乘法器的实现方法。本实用新型的技术方案：结构如下：该结构由n+1个FIFO队列结构存储器、n个乘法器、n个累加器、n个缓存器和n个控制器组成。每个存储器均有1个输入端口，1个输出端口；每个乘法器均有2个输入端口，1个输出端口；每个累加器均有2个输入端口，1个输出端口；每个缓存器均有1个输入端口，1个输出端口；每个控制器均有1个输入端口，2个输出端口。

技术领域

本发明属于信息通信领域，具体涉及一种向量与矩阵的FPGA并行快速乘法器。

背景技术

向量与矩阵的乘法运算是现代信号处理中最基本的运算，并在诸如图像处理领域的特征提取、稀疏信号处理、机器学习领域数据压缩以及自动控制中的过程控制中都得到广泛应用。向量与矩阵的乘法运算是一种耗时长，计算复杂度较高，消耗内存大的运算，其计算性能直接影响系统的整体性能。

近年来，随着FPGA技术的飞速发展，FPGA将采集、控制、处理、传输等功能集于一块芯片内，缩短了开发周期，并行计算使得可编程灵活性大大增加，现有的FPGA随着工艺以及精度的提高，更广泛的应用于计算密集型的应用场合。基于FPGA的设计原理和架构，FPGA通过设计多个并行计算模块，可以快速有效地实现并行处理，提高计算速度。但是，目前基于FPGA 的向量与矩阵乘法运算设计方面，多采用串行的设计方法，该类方法存在延迟时间长，可扩展性差以及带宽随维度成倍增加等限制。因此，现有的处理方式控制复杂而且不能对实时数据进行流水式操作，计算复杂度较高，消耗内存大，且不易实现。

发明内容

本发明的目的在于针对现有方法的不足，提供一种向量与矩阵的FPGA并行快速乘法器，消除了现有方法计算时需要重复寻址的问题，有效减少了访存次数和访存时间，提高了计算速度，实现了向量与矩阵的并行乘法运算，并提供该向量与矩阵乘法器的实现方法。

本发明的技术方案：结构如下：

该结构由n+1个FIFO(先进先出)队列结构存储器(存储器(0)、存储器(1)，存储器(2)…存储器(n))、n个乘法器(M₁，M₂，…M_n)、n个累加器(A₁，A₂，…An)、n个缓存器 (Buf1、Buf2、…Bufn)和n个控制器(控制器1、控制器2、…控制器n)组成。

每个存储器均有1个输入端口，1个输出端口；每个乘法器均有2个输入端口，1个输出端口；每个累加器均有2个输入端口，1个输出端口；每个缓存器均有1个输入端口，1 个输出端口；每个控制器均有1个输入端口，2个输出端口。

各个部件的连接关系如下：

存储器(0)的输出端口与乘法器M₁，M₂，…M_n的一个输入端口分别相连，存储器(1)的输出端口与乘法器M₁的另一个输入端口连接，乘法器M₁的输出端口与累加器A₁的一个输入端口相连，累加器A₁的另一个输入端口与控制器1的输出端口1连接，累加器A₁的输出端口与缓存器Buf1的输入端口连接，缓存器Buf1的输出端口与控制器1的输入端口连接，控制器1的输出端口2为最终结果输出端口out1；