[实用新型]一种二次雷达信号处理装置

说明书

本实用新型公开了一种二次雷达信号处理装置，包括标准CPCI接口、两个DSP处理节点、一个FPGA控制节点、一个PCI桥芯片和两个与DSP处理节点一一对应的千兆以太网模块；两个DSP处理节点之间相互连接，所述PCI桥芯片与标准CPCI接口连接，所述FPGA控制节点分别与PCI桥芯片和每一个DSP处理节点连接；两个DSP处理节点中，每一个DSP处理节点均与对应的千兆以太网模块，两个千兆以太网模块均与标准CPCI接口连接；每一个所述的DSP处理节点还与标准CPCI接口连接，所述FPGA控制节点还与标准CPCI接口连接。本实用新型提供了一种二次雷达信号处理装置，具有处理能力强，外部接口丰富的优势，并在不改变原有信号处理装置体系结构的前提下，有效地提高了装置的处理能力。

技术领域

本实用新型涉及二次雷达信号处理，特别是涉及一种二次雷达信号处理装置。

背景技术

目前，一些二次雷达标准信号处理机所采用的核心处理器是AD公司于2003年推出的Tiger Sharc201（TS201）处理器，其主频为600MHz，浮点运算能力只有3.6GFLOPS，已经低于当前的主流通用处理器（CPU）。而应用对计算能力的需求正在不断增长，二次雷达系统只能通过不断的增加DSP芯片的数量来满足应用的需求，这必然使系统复杂度增加，导致成本增加，可靠性降低。

因此，要满足二次雷达系统对信号处理机计算能力提升的要求，必须在处理机中采用集成度更高，性能更强的处理器；在不改变信号处理机体系结构的前提下，有效提高处理能力，同时满足对系统的实时性和可靠性要求，对二次雷达信号处理装置而言具有非常重要的意义。

实用新型内容

本实用新型的目的在于克服现有技术的不足，提供一种二次雷达信号处理装置，具有处理能力强，外部接口丰富的优势，并在不改变原有信号处理装置体系结构的前提下，有效地提高了装置的处理能力。

本实用新型的目的是通过以下技术方案来实现的：一种二次雷达信号处理装置，其特征在于：包括标准CPCI接口、两个DSP处理节点、一个FPGA控制节点、一个PCI桥芯片和两个与DSP处理节点一一对应的千兆以太网模块；

两个DSP处理节点之间相互连接，所述PCI桥芯片与标准CPCI接口连接，所述FPGA控制节点分别与PCI桥芯片和每一个DSP处理节点连接；两个DSP处理节点中，每一个DSP处理节点均与对应的千兆以太网模块，两个千兆以太网模块均与标准CPCI接口连接；每一个所述的DSP处理节点还与标准CPCI接口连接，所述FPGA控制节点还与标准CPCI接口连接。

其中，所述标准CPCI接口包括连接器J1~J5；每一个所述的DSP处理节点均包括一片DSP芯片TMS320C6678和挂载在DSP芯片上的一组DDR3 SDRAM，所述DDR3 SDRAM容量为1GB；所述FPGA控制节点包括FPGA芯片XC7VX690T；所述的PCI桥芯片为PLX9056；所述千兆以太网模块包括一片PHY芯片88E1111；两个DSP芯片之间采用×4的HyperLink和SGMII进行互连通信；PCI桥芯片的PCI总线分别与J1连接器和J2连接器相连；FPGA芯片一方面与PCI桥芯片的Local总线相连，另一方面分别与两个DSP芯片通过SPI接口相连，实现主机与DSP芯片之间的数据交互；两个DSP芯片均通过SGMII接口连接到对应的以太网PHY芯片，所述以太网PHY芯片均连接到接插件J5上，实现板间DSP间网络通信；每个DSP芯片提供×4的RapidIO接口连接到接插件J3上，用于板间DSP间通信；每个DSP芯片提供×1的PCIe接口连接到接插件J3上，用于实现与主机间通信；每个DSP芯片提供一个UART接口引到接插件J5上，用于实现与外部进行串口通信；FPGA芯片提供多个双向GPIO引到接插件J4上；每片DSP提供16个双向GPIO引到FPGA上，用于实现不同用户对DSP的控制。

优选地，所述二次雷达信号处理装置还包括为整个装置供电的电源模块；所述二次雷达信号处理装置还包括为整个装置提供基准时钟的时钟模块；