[实用新型]一种二次雷达信号处理装置

权利要求书

1.一种二次雷达信号处理装置，其特征在于：包括标准CPCI接口、两个DSP处理节点、一个FPGA控制节点、一个PCI桥芯片和两个与DSP处理节点一一对应的千兆以太网模块；

两个DSP处理节点之间相互连接，所述PCI桥芯片与标准CPCI接口连接，所述FPGA控制节点分别与PCI桥芯片和每一个DSP处理节点连接；两个DSP处理节点中，每一个DSP处理节点均与对应的千兆以太网模块，两个千兆以太网模块均与标准CPCI接口连接；每一个所述的DSP处理节点还与标准CPCI接口连接，所述FPGA控制节点还与标准CPCI接口连接。

2.根据权利要求1所述的一种二次雷达信号处理装置，其特征在于：所述标准CPCI接口包括连接器J1~J5。

3. 根据权利要求2所述的一种二次雷达信号处理装置，其特征在于：每一个所述的DSP处理节点均包括一片DSP芯片TMS320C6678和挂载在DSP芯片上的一组DDR3 SDRAM，所述DDR3 SDRAM容量为1GB；所述FPGA控制节点包括FPGA芯片XC7VX690T；所述的PCI桥芯片为PLX9056；所述千兆以太网模块包括一片PHY芯片88E1111。

4.根据权利要求3所述的一种二次雷达信号处理装置，其特征在于：两个所述DSP芯片之间采用4组HyperLink接口进行互连通信，两个DSP芯片之间还通过SGMII接口进行互联通信；PCI桥芯片的PCI总线分别与J1连接器和J2连接器相连；FPGA芯片一方面与PCI桥芯片的Local总线相连，另一方面分别与两个DSP芯片通过SPI接口相连；两个DSP芯片均通过SGMII接口连接到对应的以太网PHY芯片，所述以太网PHY芯片均连接到接插件J5上；每个DSP芯片提供4个RapidIO接口连接到接插件J3上；每个DSP芯片提供一个PCIe接口连接到接插件J3上；每个DSP芯片提供一个UART接口引到接插件J5上；FPGA芯片提供多个双向GPIO引到接插件J4上；每片DSP提供16个双向GPIO连接到FPGA芯片上。

5.根据权利要求1所述的一种二次雷达信号处理装置，其特征在于：所述二次雷达信号处理装置还包括为整个装置供电的电源模块。

6.根据权利要求1所述的一种二次雷达信号处理装置，其特征在于：所述二次雷达信号处理装置还包括为整个装置提供基准时钟的时钟模块。

7.根据权利要求1所述的一种二次雷达信号处理装置，其特征在于：所述二次雷达信号处理装置还包括一个FPGA逻辑加载调试模块，所述FPGA逻辑加载调试模块包括一片FLASH芯片XCF32P和一个JTAG接插件，所述FLASH芯片XCF32P和JTAG接插件均与FPGA芯片连接。

8. 根据权利要求3所述的一种二次雷达信号处理装置，其特征在于：每一片所述的DSP芯片均连接有DSP配置模块，所述DSP配置模块包括一片NOR FLASH芯片和一片EEPROM芯片，所述NOR FLASH芯片通过SPI接口与对应的DSP芯片连接，所述EEPROM芯片通过I2C接口与对应的DSP芯片连接。

9.根据权利要求1所述的一种二次雷达信号处理装置，其特征在于：所述二次雷达信号处理装置还包括一个DSP在线调试模块，所述DSP在线调试模块包括一个mini-USB接口和一个USB-JTAG仿真芯片FT2232HL，所述mini-USB接口分别与两个DSP芯片连接，所述USB-JTAG仿真芯片FT2232HL分别与两个DSP芯片连接。