[实用新型]一种LPDRAM的电源门控电路

说明书

本实用新型公开了一种LPDRAM的电源门控电路，包括第一电平转换器、第二电平转换器、第一反相器、第二反相器、第三反相器、第一PMOS管、第一NMOS管以及第二NMOS管，通过上述方式，本实用新型提供的LPDRAM的电源门控电路，既能在深度休眠模式关闭内部电源来减少静态漏电流，又能够适应多种电源电压域的控制处理；在退出深度休眠模式后，同时利用高压信号和NMOS管增强了对内部电源网络的驱动能力，减小版图的面积。

技术领域

本实用新型涉及动态随机存储器的的技术领域，具体为一种LPDRAM的电源门控电路。

背景技术

低功耗动态随机存储器LPDRAM，是DRAM的一种，又称为 mDDR(也称为低功耗DDR，或LPDDR),是美国联合电子设备工程委员会（JEDEC）面向低功耗内存而制定的通信标准，以低功耗和小体积著称，专门用于移动智能手机、平板电脑和其他移动计算设备。

通常情况下，LPDRAM进入深度休眠模式之后，大部分的耗电模块，比如高压产生电路、钳位电路等已经关闭。所以深度休眠模式下的功耗绝大部分来自于LPDRAM芯片中所有未关闭器件的静态漏电流。而器件的静态漏电流与器件的供电电压以及器件本身的工艺特性参数相关，当LPDRAM容量越来越大，外围电路的器件越来越多时，漏电流的总和会越来越大。虽然增加器件的阈值电压可以降低器件的漏电，但会导致器件的速度降低，从而降低了整个LPDRAM产品的时序性能。在实际LPDRAM的芯片测试中，核心时序性能参数比如tRAS、tRCD、tWTR等会超出SPEC(超出规定的标准)范围。

在JEDEC定义的LPDRAM的SPEC中，外部电源通常分为4类：核心电源1，核心电源2，输入缓冲器电源，I/O缓冲器电源。通常核心电源1的电压高于其它3类。以第3代的LPDRAM（LPDDR3）为例，核心电源1（VDD1）的电压为1.8v，核心电源1通常用于产生一些跟高压电路相关的控制逻辑；核心电源2（VDD2）的、输入缓冲器电源电压、数据I/O驱动电源电压均为1.2v。绝大部分器件的工作电压都是核心电源2提供的，输入缓冲器以及I/O驱动的电源也是由外部提供。LPDRAM的数据I/O驱动电路也是CMOS的架构，通常支持32或者16位的输出，每位输出端口又支持多种输出电阻，这样每个输出端口的器件总尺寸都很大，所以总的数据数据I/O驱动电路也存在可观的静态漏电电流。

因此，在不降低器件速度的情况下，需要关闭更多的器件来减少静态漏电流，而这些器件可能会使用不同的外部电源，通常需要多种电源门控电路来支持。另外，LPDRAM从深度休眠模式退出到正常模式时，需要电源门控电路提供驱动内部电源网络的功耗，由于内部器件的数量比较多，LPDRAM在正常工作时需要提供比较强的电源，如果单纯使用PMOS作为驱动管，需要的设置很大的尺寸，占用很大的版图面积。

实用新型内容

本实用新型主要解决的技术问题是提供一种LPDRAM的电源门控电路，可以应用于不同外部电源，降低深度休眠模式下的静态漏电流以及退出深度休眠模式后，在版图面积比较小的情况下对内部电源网络的提供较强的驱动能力。

为解决上述技术问题，本实用新型采用的一个技术方案是：提供了一种DRAM列选择驱动电路，包括第一电平转换器、第二电平转换器、第一反相器、第二反相器、第三反相器、第一PMOS管、第一NMOS管以及第二NMOS管，所述的第一电平转换器的输出接到第一反相器的输入，第一反相器的输出接到第二反相器的输入，第二反相器的输出接到第二NMOS管和第一PMOS管的栅端，所述的第二电平转换器的输出连接到第三反相器的输入，第三反相器的输出连接第一NMOS管，所述的第一NMOS管的漏端接到外部电源，所述的第一NMOS管的源端、第一PMOS管的漏端、第二NMOS管的漏端三者相互连接并驱动到内部电源，其中，所述的第一NMOS管的源端和衬底端相互连接，第一PMOS管的源端和衬底端相互连接并接到外部电源。

在本实用新型一个较佳实施例中，所述的第一电平转换器、第一反相器和第二反相器的电源为外部电源。