[实用新型]一种降低导通电阻且提高焊接质量的VDMOS晶体管

说明书

本申请提供一种降低导通电阻且提高焊接质量的VDMOS晶体管，所述衬底的底面均匀分布有若干凹槽，所述漏极裹覆在衬底的底面且分别与衬底的底面以及凹槽内壁贴紧，缩短了阱区和漏极之间的距离。当沟道开启后，电子由阱区经沟道、外延层、衬底流向漏极。本实用新型的VDMOS晶体管有利于降低导体电阻和导通压降、提高漏极电流。并且衬底的底面的凹槽结构有利于芯片封装焊接时焊接层的厚度均匀性，最终提高封装成品率及最终产品的可靠性。

技术领域

本实用新型涉及半导体集成电路领域，尤指一种降低导通电阻且提高焊接质量的VDMOS晶体管。

背景技术

功率MOS场效应晶体管是在MOS集成电路工艺基础上发展起来的新一代电力开关器件。VDMOS晶体管器件具有输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好等一系列独特特点，目前已在开关稳压电源、高频率加热、计算机接口电路以及功率放大器等方面获得广泛的应用。

现有技术的VDMOS晶体管的导通电阻主要由沟道区、漂移层以及衬底三部分组成，沟道区和漂移层的电阻主要由器件设计的元胞结构及工艺决定。目前通过减小衬底电阻来减小器件导通电阻的主要方法是对衬底进行减薄。然而衬底除了保证器件耐压作用外，同时还对器件起支撑作用，因此衬底厚度并不能无限减薄，从而导致通过改变衬底来减小器件导通电阻的方法已经达到一个瓶颈。

实用新型内容

为解决上述问题，本实用新型提供一种降低导通电阻且提高焊接质量的VDMOS晶体管，在衬底背面刻蚀一定深度的凹槽, 缩短了源区和漏极之间的距离，从而降低了导通电阻和导通压降、提高漏极电流。

为实现上述目的，本实用新型采用的技术方案是：一种降低导通电阻且提高焊接质量的VDMOS晶体管，包括由下至上依次连接漏极、衬底、外延层、栅氧化层、多晶硅层，其中所述外延层与栅氧化层之间还设置有两个相互对称的源区，且所述源区与外延层的侧面以及栅氧化层的底面连接；所述外延层与栅氧化层之间还设置有两个相互对称的阱区，所述阱区与源区的侧面以及栅氧化层的底面连接；其中所述衬底的底面均匀分布有若干凹槽，所述漏极裹覆在衬底的底面且分别与衬底的底面以及凹槽内壁贴紧。

进一步，所述凹槽的纵截面为矩形结构。

进一步，所述衬底为N+型衬底，所述外延层为N-型外延层，所述源区为P型源区，所述阱区为N+型阱区。

进一步，所述凹槽的宽度为15微米，所述凹槽的深度为10微米。

进一步，所述衬底的厚度为65微米。

本实用新型的有益效果在于：本实用新型的VDMOS晶体管中，所述衬底的底面均匀分布有若干凹槽，所述漏极裹覆在衬底的底面且分别与衬底的底面以及凹槽内壁贴紧，缩短了阱区和漏极之间的距离。当沟道开启后，电子由阱区经沟道、外延层、衬底流向漏极。本实用新型的VDMOS晶体管有利于降低导体电阻和导通压降、提高漏极电流。并且衬底的底面的凹槽结构有利于芯片封装焊接时焊接层的厚度均匀性，最终提高封装成品率及最终产品的可靠性。

附图说明

图1 是本实用新型的VDMOS晶体管的制备方法步骤示意图。

图2 是本实用新型的VDMOS晶体管的制备方法步骤示意图。

图3 是本实用新型中VDMOS晶体管的剖面结构示意图。

附图标号说明：21.衬底；22.外延层；23.漏极；24.阱区；25.源区；26.栅氧化层；27.多晶硅层；29.凹槽。

具体实施方式