[实用新型]一种降低导通电阻且提高焊接质量的VDMOS晶体管有效
| 申请号： | 201920813815.X | 申请日： | 2019-05-31 |
| 公开（公告）号： | CN209729913U | 公开（公告）日： | 2019-12-03 |
| 发明（设计）人： | 姚金才 | 申请（专利权）人： | 深圳爱仕特科技有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06 |
| 代理公司： | 44462 东莞市卓越超群知识产权代理事务所(特殊普通合伙) | 代理人： | 骆爱文;王丽<国际申请>=<国际公布>= |
| 地址： | 518000 广东省深圳市福田区福*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 衬底 底面 漏极 沟道 阱区 焊接 本实用新型 厚度均匀性 凹槽结构 凹槽内壁 导体电阻 导通电阻 导通压降 漏极电流 芯片封装 成品率 焊接层 外延层 裹覆 贴紧 封装 申请 | ||
【权利要求书】：
1.一种降低导通电阻且提高焊接质量的VDMOS晶体管，其特征在于：包括由下至上依次连接漏极、衬底、外延层、栅氧化层、多晶硅层，其中所述外延层与栅氧化层之间设置有两个相互对称的源区，且所述源区与外延层的侧面以及栅氧化层的底面连接；所述外延层与栅氧化层之间还设置有两个相互对称的阱区，所述阱区与源区的侧面以及栅氧化层的底面连接；所述衬底的底面均匀分布有若干凹槽，所述漏极裹覆在衬底的底面且分别与衬底的底面以及凹槽内壁贴紧。
2.根据权利要求1所述的一种降低导通电阻且提高焊接质量的VDMOS晶体管，其特征在于：所述凹槽的纵截面为矩形结构。
3.根据权利要求1所述的一种降低导通电阻且提高焊接质量的VDMOS晶体管，其特征在于：所述衬底为N+型衬底，所述外延层为N-型外延层，所述源区为P型源区，所述阱区为N+型阱区。
4.根据权利要求1或2所述的一种降低导通电阻且提高焊接质量的VDMOS晶体管，其特征在于：所述凹槽的宽度为15微米，所述凹槽的深度为10微米。
5.根据权利要求1所述的一种降低导通电阻且提高焊接质量的VDMOS晶体管，其特征在于：所述衬底的厚度为65微米。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳爱仕特科技有限公司，未经深圳爱仕特科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201920813815.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种设有屏下光学指纹模组的OLED显示装置
- 下一篇：一种光学传感器封装结构
- 同类专利
- 专利分类
