[实用新型]一种授时系统的接口底板

说明书

本实用新型涉及一种授时系统的接口底板，包括FPGA芯片、CAN收发器、AD采集单元、RS485通信单元、RS422通信单元；所述FPGA芯片分别与CAN收发器、AD采集单元、RS485通信单元、RS422通信单元双向通信连接；所述FPGA芯片的输出端连接有插件板信号连接器，所述CAN收发器、AD采集单元、RS485通信单元、RS422通信单元的输出端均与背板信号连接器连接。本实用新型的接口底板简化了底板结构，丰富了底板的接口，便于扩展，满足了多方面的需求。

技术领域

本实用新型属于授时系统领域，具体地讲涉及一种授时系统的接口底板。

背景技术

随着电网的发展，电力时间同步装置应用越来越广泛。基于卫星电力时间同步装置已经成为电网时间系统的主时钟源，其中涉及外部基准信号的传递，而发送信号方称授时，即将日期、时间信息按照规范要求发送到接收方即可，接收信号方称对时。其中用于完成各类时间信息输出的对时接口系统，根据不同接口类型，设计不同的功能板，这会导致研发成本高，周期长。

实用新型内容

根据现有技术中存在的问题，本实用新型提供了一种授时系统的接口底板，其简化了底板结构，丰富了底板的接口，便于扩展，满足了多方面的需求。

本实用新型采用以下技术方案：

一种授时系统的接口底板，包括FPGA芯片、CAN收发器、AD采集单元、RS485通信单元、RS422通信单元；所述FPGA芯片分别与CAN收发器、AD采集单元、RS485通信单元、RS422通信单元双向通信连接；所述FPGA芯片的输出端连接有插件板信号连接器，所述CAN收发器、AD采集单元、RS485通信单元、RS422通信单元的输出端均与背板信号连接器连接。

优选的，所述CAN收发器的输出接口RXD连接FPGA芯片的输入接口CAN_RX，所述FPGA芯片的输出接口CAN_TX连接CAN收发器的输入接口TXD。

进一步优选的，所述AD采集单元的接口SDATA与FPGA芯片的接口SPI_1_SDI双向通信连接，AD采集单元的接口SCLK与FPGA芯片的接口SPI_1_CLK双向通信连接，AD采集单元的接口C/S与FPGA芯片的接口SPI_1_SSO双向通信连接。

更进一步优选的，所述RS485通信单元的输出接口R连接FPGA芯片的输入接口MMUART_0_RXD，RS485通信单元的输入接口D连接FPGA芯片的输出接口MMUART_0_TXD。

更进一步优选的，所述RS422通信单元的输出接口R连接FPGA芯片的输入接口MMUART_1_RXD，RS422通信单元的输入接口D连接FPGA芯片的输出接口MMUART_1_TXD。

更进一步优选的，所述CAN收发器的输出接口CANH和输出接口CANL连接背板信号连接器；所述AD采集单元的输出接口ADC_addr连接背板信号连接器；所述RS485通信单元的输出接口RS485+和输出接口RS485-连接背板信号连接器；所述RS422通信单元的输出接口RS422+和输出接口RS422-连接背板信号连接器。

更进一步优选的，所述FPGA芯片的输出接口1PPS_IN、输出接口1PPS_OUT和输出接口CLK_10M均连接插件板信号连接器。

更进一步优选的，所述插件板信号连接器包括8路IO_OUT接口和8路IO_IN接口；所述背板信号连接器包括4组RS422/RS485差分信号接口、1组CAN+/CAN-信号接口、1组I2C信号接口、1组背板硬件地址取址信号ADC_addr接口、2组电源VCC信号接口、2组GND信号接口。

本实用新型的有益效果在于：