[实用新型]一种授时系统的接口底板

权利要求书

1.一种授时系统的接口底板，其特征在于：包括FPGA芯片(1)、CAN收发器(2)、AD采集单元(3)、RS485通信单元(4)、RS422通信单元(5)；所述FPGA芯片(1)分别与CAN收发器(2)、AD采集单元(3)、RS485通信单元(4)、RS422通信单元(5)双向通信连接；所述FPGA芯片(1)的输出端连接有插件板信号连接器(6)，所述CAN收发器(2)、AD采集单元(3)、RS485通信单元(4)、RS422通信单元(5)的输出端均与背板信号连接器(7)连接。

2.根据权利要求1所述的一种授时系统的接口底板，其特征在于：所述CAN收发器(2)的输出接口RXD连接FPGA芯片(1)的输入接口CAN_RX，所述FPGA芯片(1)的输出接口CAN_TX连接CAN收发器(2)的输入接口TXD。

3.根据权利要求2所述的一种授时系统的接口底板，其特征在于：所述AD采集单元(3)的接口SDATA与FPGA芯片(1)的接口SPI_1_SDI双向通信连接，AD采集单元(3)的接口SCLK与FPGA芯片(1)的接口SPI_1_CLK双向通信连接，AD采集单元(3)的接口C/S与FPGA芯片(1)的接口SPI_1_SSO双向通信连接。

4.根据权利要求3所述的一种授时系统的接口底板，其特征在于：所述RS485通信单元(4)的输出接口R连接FPGA芯片(1)的输入接口MMUART_0_RXD，RS485通信单元(4)的输入接口D连接FPGA芯片(1)的输出接口MMUART_0_TXD。

5.根据权利要求4所述的一种授时系统的接口底板，其特征在于：所述RS422通信单元(5)的输出接口R连接FPGA芯片(1)的输入接口MMUART_1_RXD，RS422通信单元(5)的输入接口D连接FPGA芯片(1)的输出接口MMUART_1_TXD。

6.根据权利要求5所述的一种授时系统的接口底板，其特征在于：所述CAN收发器(2)的输出接口CANH和输出接口CANL连接背板信号连接器(7)；所述AD采集单元(3)的输出接口ADC_addr连接背板信号连接器(7)；所述RS485通信单元(4)的输出接口RS485+和输出接口RS485-连接背板信号连接器(7)；所述RS422通信单元(5)的输出接口RS422+和输出接口RS422-连接背板信号连接器(7)。

7.根据权利要求6所述的一种授时系统的接口底板，其特征在于：所述FPGA芯片(1)的输出接口1PPS_IN、输出接口1PPS_OUT和输出接口CLK_10M均连接插件板信号连接器(6)。

8.根据权利要求6所述的一种授时系统的接口底板，其特征在于：所述插件板信号连接器(6)包括8路IO_OUT接口和8路IO_IN接口；所述背板信号连接器(7)包括4组RS422/RS485差分信号接口、1组CAN+/CAN-信号接口、1组I2C信号接口、1组背板硬件地址取址信号ADC_addr接口、2组电源VCC信号接口、2组GND信号接口。