[实用新型]一种半导体器件

说明书

本实用新型公开了一种具有条状布图设计的半导体器件。半导体器件包括器件区和终端区，终端区围绕器件区，器件区包括具有第一导电类型的多个肖特基区和具有第二导电类型的多个二极管区，相邻两个肖特基区被二极管区隔开，器件区包括中心区域，中心区域包括子区域，子区域中的每个肖特基区不连续。根据本实用新型的半导体器件能够改善器件中的电流分布，提高器件的抗浪涌能力，使器件具有更好的电学性能。

技术领域

本实用新型涉及半导体领域，更具体而言，涉及一种具有条状布图设计的半导体器件。

背景技术

与硅半导体器件相比，碳化硅半导体器件可在更高的温度和电场下操作，因此具有广阔的应用前景和市场吸引力。许多应用也要求碳化硅半导体器件具有很高的可靠性，例如抗浪涌电流的能力。例如，已经设计出了结势垒肖特基器件。该结构结合了肖特基二极管和双极型二极管的优点，能够极大地提高肖特基器件的抗浪涌电流能力。

然而，结势垒肖特基器件的性能表现极大地依赖于布图设计。在电流比较大时，器件内部会产生热量，从而使得器件温度升高。散热不均匀容易使得器件在某些区域产生过高的热量，从而十分脆弱，容易损坏，成为限制器件可靠性的瓶颈之一。因此，设计具有更优布图设计的此类半导体器件是十分必要的。

实用新型内容

本实用新型提出了一种具有点状布图设计的半导体器件，以解决现有技术中上述一个或多个问题。

根据本实用新型的一方面，提供了一种半导体器件。半导体器件包括器件区和终端区，终端区围绕器件区，器件区包括具有第一导电类型的多个肖特基区和具有第二导电类型的多个二极管区，相邻两个肖特基区被二极管区隔开，器件区包括中心区域，中心区域包括子区域，子区域中的每个肖特基区不连续。

备选地或额外地，中心区域中的每个二极管区包括第二导电类型的势垒区和缓冲区，势垒区具有长边和短边，缓冲区围绕势垒区，缓冲区的杂质浓度低于势垒区的杂质浓度，子区域中的每个肖特基区包括两个或更多个子肖特基区，沿势垒区的长边方向，相邻的子肖特基区被缓冲区隔开。

备选地或额外地，沿势垒区的长边方向，相邻的子肖特基区进一步被势垒区隔开。

备选地或额外地，终端区包括第二导电类型的掺杂区，器件区还包括边缘区域，边缘区域包括第二导电类型的缓冲区，边缘区域中的缓冲区与终端区中的掺杂区相连通。

根据本实用新型的另一方面，提供了一种半导体器件。半导体器件包括第一导电类型的半导体层、多个肖特基区、多个二极管区、第一金属电极、以及第二金属电极。半导体层包括碳化硅，并且具有第一面和第二面，半导体层包括基底和形成在基底上的漂移层，漂移层的杂质浓度低于基底的杂质浓度。多个肖特基区设置在漂移层内并且从第一面朝向基底的方向延伸。多个二极管区设置在漂移层内，多个二极管区具有第二导电类型并且从第一面朝向基底的方向延伸。第一金属电极设置在第一面上，第一金属电极与多个肖特基区接触形成肖特基接触，并且与多个二极管区接触形成低阻接触。第二金属电极与第二面形成欧姆接触。半导体器件包括器件区和围绕所述器件区的终端区，器件区包括中心区域，中心区域包括子区域，子区域中的肖特基区的器件单元占居率小于在子区域之外的器件区中的肖特基区的器件单元占居率。

备选地或额外地，沿着肖特基区的长边方向，子区域中的每个肖特基区包括两个或更多个子肖特基区。

备选地或额外地，沿着肖特基区的长边方向，两个或更多个子肖特基区的长度均相同。

备选地或额外地，沿着肖特基区的长边方向，两个或更多个子肖特基区中至少两个子肖特基区的长度不同。

备选地或额外地，中心区域还包括另一子区域，另一子区域中的肖特基区的器件单元占居率小于述另一子区域和子区域之外区域中肖特基区的器件单元占居率。

备选地或额外地，另一子区域中的肖特基区的器件单元占居率与子区域中的肖特基区的器件单元占居率不同。