[实用新型]一种基于电压控制的应用于EA电路的UVLO保护电路

权利要求书

1.一种基于电压控制的应用于EA电路的UVLO保护电路，其特征在于：

所述基于电压控制的应用于EA电路的UVLO保护电路，包括P沟道增强型MOS管PM1-PM10，N沟道增强型MOS管NM1-NM8，偏置电路模块，反相器模块，VIN输入端口、VREF基准输入端口、VFB反馈电压输入端口和VOUT输出端口；

所述P沟道增强型MOS管PM1源极连接VIN输入端口，栅极漏极连接偏置电路模块、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM3栅极和P沟道增强型MOS管PM4栅极；所述P沟道增强型MOS管PM2源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM3栅极、P沟道增强型MOS管PM4栅极，漏极连接N沟道增强型MOS管NM2的栅极漏极和N沟道增强型MOS管NM3的栅极；所述P沟道增强型MOS管PM3源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM4栅极，漏极连接P沟道增强型MOS管PM7源极；所述P沟道增强型MOS管PM4源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM3栅极，漏极连接P沟道增强型MOS管PM9和PM10源极；其中P沟道增强型MOS管PM1-PM4构成电流镜电路；

所述P沟道增强型MOS管PM5源极连接VIN输入端口，栅极漏极连接P沟道增强型MOS管PM6栅极和N沟道增强型MOS管NM4漏极；所述P沟道增强型MOS管PM6源极连接VIN输入端口，栅极连接P沟道增强型MOS管PM5栅极和N沟道增强型MOS管NM4漏极，漏极连接N沟道增强型MOS管NM7漏极；所述P沟道增强型MOS管PM7源极连接P沟道增强型MOS管PM3漏极，栅极连接VREF基准电压输入端口和P沟道增强型MOS管PM10栅极，漏极连接N沟道增强型MOS管NM3漏极和反相器电路模块输入端口；所述P沟道增强型MOS管PM8源极连接VIN输入端口，栅极连接P沟道增强型MOS管PM6漏极和N沟道增强型MOS管NM7漏极，漏极连接VOUT输出端口和N沟道增强型MOS管NM8漏极；所述P沟道增强型MOS管PM9源极连接P沟道增强型MOS管PM10源极和P沟道增强型MOS管PM4漏极，栅极连接VFB输入端口，漏极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和N沟道增强型MOS管NM8栅极；所述P沟道增强型MOS管PM10源极连接P沟道增强型MOS管PM9源极和P沟道增强型MOS管PM4漏极，栅极连接VREF输入端口，漏极连接N沟道增强型MOS管NM6栅极漏极和N沟道增强型MOS管NM7栅极；其中P沟道增强型MOS管PM5和PM6主要作用分别为N沟道增强型MOS管NM4和NM7提供偏置电流，N沟道增强型MOS管NM8作为P沟道增强型MOS管PM8支路的负载，P沟道增强型MOS管PM9和PM10构成EA输入对电路；

所述N沟道增强型MOS管NM1栅极连接反相器电路模块输出端口，源极接地，漏极连接P沟道增强型MOS管PM9漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和N沟道增强型MOS管NM8栅极；所述N沟道增强型MOS管NM2源极接地，栅极漏极连接P沟道增强型MOS管PM2漏极和N沟道增强型MOS管NM3的栅极；所述N沟道增强型MOS管NM3源极接地，栅极连接P沟道增强型MOS管PM2漏极和N沟道增强型MOS管NM2的栅极漏极，漏极连接P沟道增强型MOS管PM7漏极和反相器输入端口；所述N沟道增强型MOS管NM4源极接地，栅极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM5栅极漏极、N沟道增强型MOS管NM8栅极和P沟道增强型MOS管PM9漏极，漏极连接P沟道增强型MOS管PM5栅极漏极和P沟道增强型MOS管PM5栅极；所述N沟道增强型MOS管NM5源极接地，栅极漏极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM8栅极和P沟道增强型MOS管PM9漏极；所述N沟道增强型MOS管NM6源极接地，栅极漏极连接N沟道增强型MOS管NM7栅极和P沟道增强型MOS管PM10漏极；所述N沟道增强型MOS管NM7源极接地，栅极连接N沟道增强型MOS管NM6栅极漏极和P沟道增强型MOS管PM10漏极，漏极连接P沟道增强型MOS管PM6漏极和P沟道增强型MOS管PM8栅极；所述N沟道增强型MOS管NM8源极接地，栅极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和P沟道增强型MOS管PM9漏极，漏极连接N沟道增强型MOS管NM8漏极和VOUT输出端口；其中N沟道增强型MOS管NM1为开关管，N沟道增强型MOS管NM2和NM3构成偏置电路，为P沟道增强型MOS管PM7漏极提供偏置电流，N沟道增强型MOS管NM4和NM5构成偏置电路，NM5做P沟道增强型MOS管PM9支路的负载，N沟道增强型MOS管NM6和NM7构成偏置电路，NM6做P沟道增强型MOS管PM10支路的负载；

其中P沟道增强型MOS管PM2、PM3、PM7，N沟道增强型MOS管NM1-NM3和反相器模块构成UVLO保护电路，P沟道增强型MOS管PM4、PM5、PM6、PM8-PM10，N沟道增强型MOS管NM4-NM8构成EA电路；

所述基于电压控制的应用于EA电路的UVLO保护电路的UVLO阈值电压为：

V_UVLO＝V_DS4+V_GS10+V_REF (1)

其中V_DS4为P沟道增强型MOS管PM4的源漏端电压，V_GS10为P沟道增强型MOS管PM10的栅源端电压，V_REF为电路的基准电压，在电路设计中P沟道增强型MOS管PM7与P沟道增强型MOS管PM10匹配，P沟道增强型MOS管PM3和PM4匹配，则UVLO阈值电压表示为：

V_UVLO＝V_DS3+V_GS7+V_REF (2)

其中V_DS3为P沟道增强型MOS管PM3的源漏端电压，V_GS7为P沟道增强型MOS管PM7的栅源端电压，当VIN端电压大于UVLO电压时，EA电路中EA输入端的P沟道增强型MOS管PM9和P沟道增强型MOS管PM10支路导通，比较器正常工作，来自V_REF输入端的采样电压作用在P沟道增强型MOS管PM7的栅极，PM7管的栅源电压差大于自身的阈值电压，PM7管导通，P沟道增强型MOS管PM3拉电流的能力大于N沟道增强型MOS管NM3拉电流的能力，将反相器输入端拉高，经过反相器后达到N沟道增强型MOS管NM1的栅极为低，NM1管关闭，EA的输出不受UVLO电路的影响，EA正常工作；当VIN输入端电压低于UVLO阈值电压时，来自V_REF输入端的采样电压作用在P沟道增强型MOS管PM7的栅极，PM7管的栅源电压差小于自身的阈值电压，PM7管不能导通，N沟道增强型MOS管NM3将反相器输入端拉低，经过反相器后到达N沟道增强型MOS管NM1的栅极为高，开关管NM1导通，拉低N沟道增强型MOS管NM8的栅极电压，NM8管关闭，整个电路VOUT被拉高，EA无法正常工作，VOUT无法驱动下级的PMOS功率管。

2.根据权利要求1所述的一种基于电压控制的应用于EA电路的UVLO保护电路，其特征在于：

所述基于电压控制的应用于EA电路的UVLO保护电路的EA电路用等效EA电路代替，其中等效EA电路中的EA输入端分别与P沟道增强型MOS管PM3和PM7匹配。