[实用新型]一种量子芯片测试线路集成装置

说明书

本新型属于量子芯片测试领域，具体公开了一种量子芯片测试线路集成装置，其包括：多路量子芯片测试线路，各路所述量子芯片测试线路均集成设置在一对应PCB板上；封装体，内部开设有平行排列且相互独立的封装槽，各所述封装槽分别用于封装一路所述量子芯片测试线路，各所述量子芯片测试线路沿对应的所述封装槽的长度方向布置，且各所述封装槽的槽口处均嵌装有用于密封该所述封装槽的盖板。本新型能够克服现有技术中商用器件组件的测试线路体积大、空间利用率低、可靠性低、信号串扰等问题。

技术领域

本新型属于量子芯片测试领域，特别是一种量子芯片测试线路集成装置。

背景技术

量子芯片测试线路用于测试和控制量子芯片，对量子芯片所需信号及输出信号进行一定的处理。当前的量子芯片测试线路中，使用了大量商用器件，这些商用器件之间通过同轴线或者其它传输线实现物理连接以组件量子芯片测试线路。

采用商用器件的量子芯片测试线路存在以下缺陷和不足：

1.这些商用器件具有独立的封装结构和接口，自身体积较大，形状各异。使用这些商用器件搭建量子芯片测试线路时会遇到占用体积大，空间利用率低的问题。

2.测试线路中，商用器件之间的连接使用了同轴线或者其它传输线，会存在连接节点可靠性问题，测试线路的损坏风险上升，整体可靠性降低。

3.测试线路上难免会出现信号的泄露，泄露的信号会影响到附近的其它测试线路，相互作用之后，测试线路上的指标性能会出现偏差，影响整个系统的正常运行。

实用新型内容

本新型的目的是提供一种量子芯片测试线路集成装置，以解决现有技术中的不足，它能够克服现有技术中商用器件组件的测试线路体积大、空间利用率低、可靠性低、信号串扰等问题。

本新型采用的技术方案如下：

一种量子芯片测试线路集成装置，其中，所述量子芯片测试线路集成装置包括：多路量子芯片测试线路，各路所述量子芯片测试线路均集成设置在一对应PCB板上；封装体，内部开设有平行排列且相互独立的封装槽，各所述封装槽分别用于封装一路所述量子芯片测试线路，各所述量子芯片测试线路沿对应的所述封装槽的长度方向布置，且各所述封装槽的槽口处均嵌装有用于密封该所述封装槽的盖板。

如上所述的量子芯片测试线路集成装置，其中，优选的是，所述量子芯片测试线路包括：功能电路，集成设置在所述PCB板上；元器件，通过设置在所述PCB板上的焊盘集成设置在所述PCB板上；所述功能电路和所述元器件通过设置在所述PCB板上的微带连接线电连接。

如上所述的量子芯片测试线路集成装置，其中，优选的是，所述功能电路为带通滤波器时，所述功能电路包括：沿所述PCB板的长度方向依次倾斜设置的耦合传输线，其中，第2N条耦合传输线和第2N-1条耦合传输线平行耦合，第2N条耦合传输线和第2N+1条耦合传输线首尾连接；N为≥1的正整数。

如上所述的量子芯片测试线路集成装置，其中，优选的是，各所述耦合传输线整体呈中心对称排布。

如上所述的量子芯片测试线路集成装置，其中，优选的是，所述功能电路为带通滤波器时，所述功能电路还包括：输入馈线，设置在所述PCB板长度方向的一端，连接排布在所述PCB板长度方向一端部的一所述耦合传输线的端部；输出馈线，设置在所述PCB板长度方向的另一端，连接排布在所述PCB 板长度方向另一端部的一所述耦合传输线的端部。

如上所述的量子芯片测试线路集成装置，其中，优选的是，所述功能电路为带通滤波器时，所述功能电路还包括：低通滤波部，用于低通滤波，设置在所述PCB板上布置所述输出馈线的一端，并连接所述输出馈线。

如上所述的量子芯片测试线路集成装置，其中，优选的是，所述低通滤波部包括多条微带线；各所述微带线沿所述PCB板的长度方向依次设置在所述 PCB板上，并依次首尾连接。