[实用新型]一种EG-LDPC译码器

说明书

本实用新型涉及一种EG‑LDPC译码器及方法，该EG‑LDPC译码器包括：控制器、移位运算器、数据存储器组、H矩阵存储器、接收存储器、数据运算器以及结果运算器。移位运算器接入原始数据，形成数据循环矩阵输入到数据存储器；H矩阵存储器中存储H矩阵分向量中1的位置，其输出连接到数据存储器组的地址位；数据存储器组的输出端连接数据运算器的输入端，对接收的数据向量进行异或，数据运算器的输出端接入结果运算器；结果运算器对接收的所有H矩阵分向量的异或结果进行加运算并修正错误bit，其输出端接入到接收存储器。本实用新型的优点在于：减少了存储占用资源；提高了译码器的译码效率。

技术领域

本发明涉及一种欧式几何低密度奇偶校验(Euclidean Geometry- LDPC，EG-LDPC)码译码器及方法。

背景技术

低密度奇偶校验码(Low Density Parity Check Code, LDPC)作为可以逼近香农限的好码受到了广泛的研究与应用。到目前为止，LDPC已经被确定应用于5G移动宽带业务数据信息的长码块编码方案。LDPC的核心思想是将信息分散到一个稀疏的向量空间以获得良好的译码性能。

LDPC发现之初（Gallager, 1963）因为运算量太大使得当时的运算设备不足以承载被忽略，直到30年后重新进入人们的视线（Tanner, 1981）（MacKay, 1999），发现了其良好的编译码性能。构造随机的稀疏矩阵在译码时可以很好的接近香农限，但因为矩阵的随机性使得硬件实现较为复杂。相对于随机LDPC，结构化LDPC可以减少硬件复杂度。其中欧式几何低密度奇偶校验码（Euclidean Geometry- LDPC, EG-LDPC）（Y. Kou and S. Lin,2001）是使用基于有限域上的欧氏几何的线和点来设计实现LDPC的方法。EG-LDPC的生成矩阵和校验矩阵具有代数结构，构造的码字不会产生4环，降低了实现复杂度，有利于硬件实现。但EG-LDPC的H矩阵行列较重，不适用于置信传播算法的使用。而比特翻转（bit-flipping, BF）算法（J. H. Kim, 2010）（J. T. Zhang, 2007）和大数逻辑译码（Majority-Logic Decoding, MLD）算法（A, Thangaraj, 2002）（T.M.N. Ngatched, 2011）（R. Pedro,2013）（H. Q. Chen, 2015）可以很好的利用EG-LDPC的优势来检错和纠错。

Ⅰ类2维EG-LDPC作为大数逻辑可译码，对其码字进行译码时，仅需要对EG-LDPC的H矩阵的子矩阵进行循环移位就可以对码字顺序完成校验，因此其硬件实现简单。但对于码长为 的码字需要对子矩阵循环移位次，对于H矩阵中单个分向量复用次；在阶的H矩阵中，1具有信息值而0不具有信息值，同时EG-LDPC的H矩阵为稀疏矩阵，稀疏矩阵每个分向量中1的数量仅为个，因此整个H矩阵的子矩阵中绝大部分位置为0的循环移位是不需要的。本发明设计了一种EG-LDPC译码器，计算结果表明，减少了存储占用资源，增加了译码效率。

发明内容

本发明提出了一种EG-LDPC译码器，目的在于减少译码器的存储占用资源，增加译码器的译码效率。

本发明是这样实现的：一种EG-LDPC译码器，包括：控制器、移位运算器、数据存储器组、H矩阵存储器、接收存储器、数据运算器以及结果运算器。

所述控制器产生数据存储器组的RAM读入读出状态及地址、H矩阵存储器和接收存储器的RAM读入读出地址。

所述移位运算器接入原始数据，形成数据循环矩阵输入到数据存储器组；所述H矩阵存储器的输出端连接到数据存储器组的地址位；所述数据存储器组的输出端连接数据运算器的输入端；所述数据运算器的输出端接入到结果运算器的输入端；所述结果运算器的输出端接入到接收存储器的输入端。

所述数据存储器组包含有2个RAM；所述H矩阵存储器存储H矩阵分向量中1的位置；所述接收存储器接收最终修正数据。