[实用新型]一种EG-LDPC译码器有效
| 申请号： | 201920247630.7 | 申请日： | 2019-02-27 |
| 公开（公告）号： | CN209731214U | 公开（公告）日： | 2019-12-03 |
| 发明（设计）人： | 李少甫;施宇根;汪乐谦 | 申请（专利权）人： | 西南科技大学 |
| 主分类号： | H03M13/11 | 分类号： | H03M13/11;H03M13/15 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 621010 四川*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 运算器 数据存储器 数据运算器 本实用新型 接收存储器 存储器 输出端 移位 向量 异或 译码器 存储 输出端连接 矩阵输入 输出连接 数据向量 数据循环 译码效率 原始数据 占用资源 控制器 地址位 加运算 输入端 修正 | ||
【权利要求书】：
1.一种EG-LDPC译码器，其特征在于：包括控制器、移位运算器、数据存储器组、H矩阵存储器、接收存储器、数据运算器以及结果运算器；所述移位运算器接入原始数据，形成数据循环矩阵输入到数据存储器组；所述H矩阵存储器输出端连接到数据存储器的地址位；所述数据存储器组的输出端连接数据运算器的输入端；所述数据运算器的输出端接入到结果运算器的输入端；所述结果运算器的输出端接入到接收存储器的输入端。
2.根据权利要求1所述译码器，其特征在于：所述控制器产生数据存储器组RAM的读入读出状态及地址、H矩阵存储器和接收存储器的RAM的读入读出地址。
3.根据权利要求1所述译码器，其特征在于：所述数据存储器组包含有2个RAM；所述H矩阵存储器存储H矩阵分向量中1的位置；所述接收存储器接收最终修正数据。
4.根据权利要求1所述译码器，其特征在于：所述移位运算器包含个D触发器；所述数据运算器包含有个异或器，个D触发器；所述结果运算器包含有个加法器，个D触发器，个异或器，为数据长度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西南科技大学，未经西南科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201920247630.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种调速信号采样电路及其装置
- 下一篇：一种Ka/EHF宽带收发共用馈源网络
- 同类专利
- 专利分类
