[实用新型]一种存算一体芯片

说明书

本实用新型提供一种存算一体芯片，该存算一体芯片中，多个多路分配器的输入端与多个DAC的输出端一一对应连接；任一多路分配器的多个输出端与所述闪存单元阵列中多行闪存单元一一对应连接，且每行闪存单元仅对应连接一个多路分配器的一个输出端；每个DAC的输入端通过一多路选择器连接多个输入接口，每个DAC对应的输入接口数量等于其对应的多路分配器所连接的闪存单元的行数。即：通过在DAC和闪存处理阵列之间设置多路分配器，能够根据实际应用需求控制DAC与闪存处理阵列中各行的匹配关系，实现DAC复用，有效减少DAC的数量。

技术领域

本实用新型涉及半导体集成电路领域，尤其涉及一种存算一体芯片、电子设备。

背景技术

闪存是一种非易失性存储器，其通过调控闪存晶体管的阈值电压来实现数据的存储。根据闪存晶体管和阵列结构的不同，闪存主要分为NOR-型闪存和NAND-型闪存。NAND-型闪存的读写以页和块为单位，其容量大、成本低，广泛应用于大规模独立式存储器；NOR-型闪存支持数据的随机存取，与NAND-型闪存相比，密度较低、容量较小、成本较高，主要应用于嵌入式存储器。

近年来，为了解决传统冯诺依曼计算体系结构瓶颈，存内计算(Computing-In-Memory,CIM)芯片架构得到人们的广泛关注，其基本思想是直接利用存储器进行逻辑计算，从而减少存储器与处理器之间的数据传输量以及传输距离，降低功耗的同时提高性能。

对于普通存储器，每次读写操作只涉及一行，因此，每次行译码器只需要激活一行即可，但是，对于存算一体AI芯片，执行推理运算时，需要同时激活多行，来同时工作，其工作原理如图1a所示，为了支持多行并行，需要为每行设置一个DAC，导致电路面积大、成本高，不能适应集成化、小型化的需要。

实用新型内容

有鉴于此，本实用新型提供了一种存算一体芯片、电子设备，通过在DAC和闪存处理阵列之间设置多路分配器(也可称为多路开关或一对多多路复用器)，根据实际应用需求控制DAC与闪存处理阵列中各行的匹配关系，实现DAC复用，有效减少DAC的数量，进而减小电路面积、降低成本，适应集成化、小型化的需要，市场应用前景好。

为了实现上述目的，本实用新型采用如下技术方案：

提供一种存算一体芯片，包括：多个输入接口、多个多路选择器、多个DAC、多个多路分配器以及闪存单元阵列；

多个多路分配器的输入端与多个DAC的输出端一一对应连接；

任一多路分配器的多个输出端与所述闪存单元阵列中多行闪存单元一一对应连接，且每行闪存单元仅对应连接一个多路分配器的一个输出端；

每个DAC的输入端通过一多路选择器连接多个输入接口，每个DAC对应的输入接口数量等于其对应的多路分配器所连接的闪存单元的行数。

进一步地，存算一体芯片还包括：控制模块，所述控制模块连接各多路分配器和各多路选择器的控制端，用于向多路分配器和多路选择器的控制端传输选择信号。

进一步地，所述闪存单元阵列包括多个闪存子阵列；每个所述闪存子阵列的一行闪存单元对应一个多路分配器的一个输出端，多行闪存单元对应多个多路分配器。

进一步地，所述闪存子阵列的物理行地址连续。

进一步地，所述闪存子阵列的物理行地址间隔预设距离。

进一步地，存算一体芯片还包括：多个转换支路，所述转换支路连接在对应的DAC的输出端和多路分配器的输入端之间，用于将模拟电流信号转换成模拟电压信号；

所述转换支路包括：多个并联的可编程半导体器件，每个所述可编程半导体器件的栅极与漏极相连，并连接在DAC与多路分配器之间的线路上；每个所述可编程半导体器件的源极接入第一偏置电压。