[实用新型]一种存算一体芯片

权利要求书

1.一种存算一体芯片，其特征在于，包括：多个输入接口、多个多路选择器、多个DAC、多个多路分配器以及闪存单元阵列；

多个多路分配器的输入端与多个DAC的输出端一一对应连接；

任一多路分配器的多个输出端与所述闪存单元阵列中多行闪存单元一一对应连接，且每行闪存单元仅对应连接一个多路分配器的一个输出端；

每个DAC的输入端通过一多路选择器连接多个输入接口，每个DAC对应的输入接口数量等于其对应的多路分配器所连接的闪存单元的行数。

2.根据权利要求1所述的存算一体芯片，其特征在于，还包括：控制模块，所述控制模块连接各多路分配器和各多路选择器的控制端，用于向多路分配器和多路选择器的控制端传输选择信号。

3.根据权利要求1所述的存算一体芯片，其特征在于，所述闪存单元阵列包括多个闪存子阵列；每个所述闪存子阵列的一行闪存单元对应一个多路分配器的一个输出端，多行闪存单元对应多个多路分配器。

4.根据权利要求3所述的存算一体芯片，其特征在于，所述闪存子阵列的物理行地址连续。

5.根据权利要求3所述的存算一体芯片，其特征在于，所述闪存子阵列的物理行地址间隔预设距离。

6.根据权利要求1所述的存算一体芯片，其特征在于，还包括：多个转换支路，所述转换支路连接在对应的DAC的输出端和多路分配器的输入端之间，用于将模拟电流信号转换成模拟电压信号；

所述转换支路包括：多个并联的可编程半导体器件，每个所述可编程半导体器件的栅极与漏极相连，并连接在DAC与多路分配器之间的线路上；每个所述可编程半导体器件的源极接入第一偏置电压。

7.根据权利要求1所述的存算一体芯片，其特征在于，还包括：多个转换支路，所述转换支路连接在对应的DAC的输出端和多路分配器的输入端之间，用于将模拟电流信号转换成模拟电压信号；

所述转换支路包括：运算放大器以及多个并联的可编程半导体器件；

多个可编程半导体器件的漏极均连接至所述运算放大器的反相输入端，源极均连接至所述运算放大器的输出端，栅极均连接固定偏压；

所述运算放大器的正相输入端连接所述固定偏压，输出端连接至对应的多路分配器的输入端，反相输入端连接至对应的DAC的输出端。

8.根据权利要求2所述的存算一体芯片，其特征在于，还包括：连接所述控制模块的编程电路，所述编程电路连接闪存单元阵列中每一个闪存单元的源极、栅极和/或衬底，用于在所述控制模块的控制下调控各闪存单元的阈值电压，

所述编程电路包括：用于产生编程电压或者擦除电压的电压产生电路以及用于将所述编程电压加载至选定的可编程半导体器件的电压控制电路。

9.根据权利要求1至7任一项所述的存算一体芯片，其特征在于，还包括：行列译码器，连接所述闪存单元阵列，用于进行行列译码。