[实用新型]一种幅度频率可调的差分LVDS测试装置

说明书

本实用新型公开了一种幅度频率可调的差分LVDS测试装置，包括PC机、数据控制模块、数据处理模块、数控可变增益差分放大器、LVDS接口、DMD芯片及示波器；本实用新型采用FPGA可编程逻辑器件的可编程性，通过与Cortex‑M7处理器和PC机的通信，得到控制信号后从ROM存储模块读取频率配置数据，根据配置数据可以产生相应频率的差分LVDS信号；同时，使用相同的方法从ROM存储模块读取幅度配置数据，通过配置数控可变增益差分放大器，进行对于差分LVDS幅度的调整，并通过使用示波器或者FPGA可编程逻辑器件得到通过DMD芯片LVDS通道后的测试数据，验证该LVDS通道的性能。整个测试装置具有操作简单、造价低、设备小巧便携等特点。本测试装置中的DMD芯片可以换成其他芯片，整个测试装置可配置性高。

技术领域

本实用新型涉及IC测试技术领域中对差分LVDS的测试，尤其是一种幅度频率可调的差分LVDS测试装置。

背景技术

在IC测试中，差分LVDS信号测试一直是一项十分重要的测试内容。芯片制造者需要对于自己制作的芯片中LVDS通道的性能进行有效及快速地测试，此时可控的差分LVDS的测试装置就变得尤为重要。但是传统的测试方式是利用特殊的信号发生器产生差分信号，一般信号发生器不具有差分信号产生的条件，而可以产生差分信号的信号发生器本身具有造价贵，难以搬运等缺点，并且频率可能受限制，无法进行自定义的设置。

实用新型内容

本实用新型的目的是针对现有技术的不足而提供的一种幅度频率可调的差分LVDS测试装置，通过FPGA可编程逻辑器件的可编程性，通过与Cortex-M7处理器和PC机的通信，得到控制信号后从ROM存储模块读取频率配置数据，根据配置数据可以产生相应频率的差分LVDS信号；同时，使用相同的方法从ROM存储模块读取幅度配置数据，通过配置数控可变增益差分放大器，进行对于差分LVDS幅度的调整，并通过使用示波器或者FPGA可编程逻辑器件得到通过DMD芯片LVDS通道后的测试数据，验证该LVDS通道的性能。整个测试装置具有操作简单、造价低、设备小巧便携等特点。本测试装置中的DMD芯片可以换成其他芯片，整个测试装置可配置性高。

实现本实用新型目的的具体技术方案是：

一种幅度频率可调的差分LVDS测试装置，其特点包括PC机、数据控制模块、数据处理模块、数控可变增益差分放大器、LVDS接口、DMD芯片及示波器；所述PC机与数据控制模块连接；数据控制模块与数据处理模块连接；数据处理模块分别与数控可变增益差分放大器及DMD芯片连接；数控可变增益差分放大器与LVDS接口连接；LVDS接口与DMD芯片连接；DMD芯片与示波器连接；

所述数据控制模块由Cortex-M7处理器、IIC接口、J-LINK接口及USB接口构成,其中，Cortex-M7处理器分别与IIC接口、J-LINK接口及USB接口连接；

所述数据处理模块由FPGA可编程逻辑器件、LED灯、按键、IIC接口、ROM存储模块及JTAG接口构成,其中，FPGA可编程逻辑器件分别与LED灯、按键、IIC接口、ROM存储模块及JTAG接口连接。

所述数据控制模块通过USB接口与PC机连接；数据控制模块通过IIC接口与数据处理模块的IIC接口连接。

所述数据处理模块通过FPGA可编程逻辑器件分别与数控可变增益差分放大器及DMD芯片连接。

所述FPGA可编程逻辑器件内设PLL控制器及缓冲器。

实现本实用新型幅度频率可调的差分LVDS测试的具体步骤如下：

步骤1：PC机1传输配置信息给数据控制模块

1.1、PC机通过数据控制模块中的USB接口对Cortex-M7处理器进行频率和幅度的配置信息的传输；

1.2、Cortex-M7处理器在接收完所有配置信息后将信息存储；