[实用新型]一种幅度频率可调的差分LVDS测试装置有效
| 申请号： | 201920102776.2 | 申请日： | 2019-01-22 |
| 公开（公告）号： | CN209803281U | 公开（公告）日： | 2019-12-17 |
| 发明（设计）人： | 刘一清;毛雨阳 | 申请（专利权）人： | 华东师范大学 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 31215 上海蓝迪专利商标事务所(普通合伙) | 代理人： | 徐筱梅;张翔 |
| 地址： | 200241 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 测试装置 配置数据 可编程逻辑器件 本实用新型 差分放大器 可变增益 示波器 数控 读取 数据处理模块 数据控制模块 测试数据 读取频率 幅度频率 可编程性 可配置性 控制信号 可调的 处理器 便携 芯片 验证 配置 通信 | ||
1.一种幅度频率可调的差分LVDS测试装置，其特征在于，该装置包括PC机（1）、数据控制模块（2）、数据处理模块（3）、数控可变增益差分放大器（4）、LVDS接口（5）、DMD芯片（6）及示波器（7）；所述PC机（1）与数据控制模块（2）连接；数据控制模块（2）与数据处理模块（3）连接；数据处理模块（3）分别与数控可变增益差分放大器（4）及DMD芯片（6）连接；数控可变增益差分放大器（4）与LVDS接口（5）连接；LVDS接口（5）与DMD芯片（6）连接；DMD芯片（6）与示波器（7）连接；
所述数据控制模块（2）由Cortex-M7处理器（21）、IIC接口（22）、J-LINK接口（23）及USB接口（24）构成,其中，Cortex-M7处理器（21）分别与IIC接口（22）、J-LINK接口（23）及USB接口（24）连接；
所述数据处理模块（3）由FPGA可编程逻辑器件（31）、LED灯（32）、按键（33）、IIC接口（34）、ROM存储模块（35）及JTAG接口（36）构成,其中，FPGA可编程逻辑器件（31）分别与LED灯（32）、按键（33）、IIC接口（34）、ROM存储模块（35）及JTAG接口（36）连接。
2.根据权利要求1所述的一种幅度频率可调的差分LVDS测试装置，其特征在于，所述数据控制模块（2）通过USB接口（24）与PC机（1）连接；数据控制模块（2）通过IIC接口（22）与数据处理模块（3）的IIC接口（34）连接。
3.根据权利要求1所述的一种幅度频率可调的差分LVDS测试装置，其特征在于，所述数据处理模块（3）通过FPGA可编程逻辑器件（31）分别与数控可变增益差分放大器（4）及DMD芯片（6）连接。
4.根据权利要求1所述的一种幅度频率可调的差分LVDS测试装置，其特征在于，所述FPGA可编程逻辑器件（31）内设PLL控制器（311）及缓冲器（312）。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华东师范大学，未经华东师范大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201920102776.2/1.html，转载请声明来源钻瓜专利网。
