[实用新型]数字量产测试机

说明书

本申请公开了一种数字量产测试机，其中，所述数字量产测试机通过向量读取模块读取存储于外部设备中的数字测试向量，使得所述数字测试向量的规模不再受限于FPGA内置的RAM的存储能力的限制，只需设置能够满足存储要求的外部设备即可，并且由于所述时钟模块提供了不同的第一时钟信号和第二时钟信号，使得所述数据缓存模块可以根据所述第一时钟信号和第二时钟信号，以乒乓缓存的方式缓存所述向量读取模块读取的数字测试向量，从而实现存储于外部设备中的数字测试向量的读取和缓存，解决了在量产测试的过程中，由于测试向量的规模较大，而导致的FPGA内置的RAM无法满足存储要求的问题。

技术领域

本申请涉及集成电路技术领域，更具体地说，涉及一种数字量产测试机。

背景技术

芯片(Integrated Circuit，IC)，也称为集成电路，是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。

在芯片封装完成之后，出厂之前，还需要对芯片进行量产测试，现在的数模混合芯片设计中，不单单是测试模拟设计的性能，对于数字逻辑单元较多的数模混合芯片，带复杂数字设计的，一定要做扫描链测试，以提高产品的供货良率。而在现有技术中的量产测试过程中，用于量产测试的测试向量通常存储在FPGA(现场可编程门阵列，Field－Programmable Gate Array)内置的RAM(随机存取存储器，RandomAccess Memory)中。但是对于测试向量规模较大的待测芯片而言，FPGA内置的RAM并不能够满足测试向量的存储要求。

实用新型内容

为解决上述技术问题，本申请提供了一种数字量产测试机，以解决在量产测试的过程中，由于测试向量的规模较大，而导致的FPGA内置的RAM无法满足存储要求的问题。

为解决上述技术问题，本申请实施例提供了如下技术方案：

一种数字量产测试机，包括：时钟模块、向量读取模块和数据缓存模块；其中，

所述时钟模块用于向所述数据缓存模块提供第一时钟信号和第二时钟信号；

所述向量读取模块用于读取存储于外部设备中的数字测试向量；

所述数据缓存模块用于根据所述第一时钟信号和第二时钟信号，以乒乓缓存的方式缓存所述向量读取模块读取的数字测试向量，并根据缓存的数字测试向量生成激励信号向待测芯片传输。

可选的，所述数据缓存模块还用于获取所述待测芯片传输的待测数据。

可选的，还包括：数据比较模块；

所述数据比较模块用于接收上位机发送的第三时钟信号，并根据所述第三时钟信号工作，和用于在工作模式时，比较所述待测数据与期待数据，并根据比较结果获得待测芯片的向量测试结果。

可选的，所述数据比较模块还用于接收上位机发送的触发信号，并在接收到所述触发信号后，进入工作模式。

可选的，所述向量读取模块为硬核处理器系统；

所述硬核处理器系统根据所述第一时钟信号工作。