[发明专利]一种兼容分时连接CPU和Tri mode卡的背板及实现方法

权利要求书

1.一种兼容分时连接CPU和Tri mode卡的背板，其特征在于，包括：可编程逻辑器，硬盘接口，连接组件以及状态获取模块；连接组件设有连接器；

可编程逻辑器分别与硬盘接口，连接器以及状态获取模块连接；

可编程逻辑器通过状态获取模块的状态信息获取连接器当前的连接信息；

可编程逻辑器获取状态获取模块为第一逻辑信息时，确认为连接器连接第一模块；第一模块与硬盘接口连接；

可编程逻辑器获取状态获取模块为第二逻辑信息时，确认为连接器连接第二模块，第二模块与硬盘接口连接。

2.根据权利要求1所述的背板，其特征在于，

第一模块为CPU；

连接组件还设有VPP连接器；

连接器与CPU的数据输出端连接；

VPP连接器与CPU的VPP端连接；

可编程逻辑器获取状态获取模块为第一逻辑信息时，确认为CPU通过连接器和与硬盘接口连接存储器。

3.根据权利要求1所述的背板，其特征在于，

第二模块为tri mode卡；

连接器与tri mode卡连接；

可编程逻辑器获取状态获取模块为第二逻辑信息时，确认为tri mode卡通过连接器和与硬盘接口连接存储器。

4.根据权利要求2或3所述的背板，其特征在于，

状态获取模块采用拨码开关，基于拨码开关的高低电平，确认逻辑信息。

5.根据权利要求2或3所述的背板，其特征在于，

硬盘接口与可编程逻辑器之间连接有显示灯。

6.根据权利要求2或3所述的背板，其特征在于，

可编程逻辑器与连接器采用I2C总线连接。

7.根据权利要求2或3所述的背板，其特征在于，

连接器采用slimline连接器；

可编程逻辑器采用CPLD芯片及其外围电路。

8.一种兼容分时连接CPU和Tri mode卡的实现方法，其特征在于，方法包括：

可编程逻辑器获取状态获取模块的逻辑信息；

根据逻辑信息判断连接组件当前的被连接模块。

9.根据权利要求8所述的实现方法，其特征在于，

可编程逻辑器解析与连接组件之间的通信信号状态，控制显示灯的显示状态。

10.根据权利要求8所述的实现方法，其特征在于，

可编程逻辑器根据状态获取模块的高低电平，确认逻辑信息。