[发明专利]3D存储器件及其制造方法

权利要求书

1.一种3D存储器件的制造方法，其特征在于，包括：

在衬底上方形成绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的牺牲层和绝缘层；

在所述绝缘叠层结构上形成第一硬掩模层，所述第一硬掩模层为氧化物层；

在所述第一硬掩模层上形成第二硬掩模层；

形成贯穿所述绝缘叠层结构的多个沟道柱，所述沟道柱包括功能层、位于所述功能层上的沟道层以及位于所述沟道层上的填充层，其中，所述功能层包括栅氧化层、位于栅氧化层上的电荷存储层以及位于电荷存储层上的隧穿氧化层；

去除所述沟道柱顶部的电荷存储层以形成空隙以及在所述空隙内形成氧化层，其中，去除所述沟道柱顶部的电荷存储层的同时，去除第二硬掩膜层；

去除所述沟道柱顶部的所述栅氧化层、所述隧穿氧化层、所述氧化层以及所述填充层，以形成凹槽；

在所述凹槽内沉积多晶硅形成插塞结构；

其中，所述沟道柱顶部的电荷存储层由所述氧化层与插塞结构隔离。

2.根据权利要求1所述的制造方法，其特征在于，在所述空隙内形成氧化层的同时，在所述第一硬掩模层上形成氧化层。

3.根据权利要求2所述的制造方法，其特征在于，去除所述沟道柱顶部的所述栅氧化层、所述隧穿氧化层、所述氧化层以及所述填充层，以形成凹槽包括：

在所述氧化层上依次形成抗反射涂层和光阻层；

对所述光阻层进行图案化处理以及根据图案化处理的光阻层刻蚀抗反射涂层形成开口；

采用具有开口的抗反射涂层作为掩膜刻蚀所述栅氧化层、所述隧穿氧化层、所述氧化层以及所述填充层，以形成凹槽；

其中，所述凹槽未延伸至所述电荷存储层。

4.根据权利要求1所述的制造方法，其特征在于，形成所述沟道柱的步骤包括：

贯穿所述绝缘叠层结构与部分所述衬底形成多个沟道孔；

在所述沟道孔的底部形成外延层，所述外延层与所述衬底接触；以及

在所述沟道孔的侧壁和底部依次形成功能层、沟道层和填充层；

其中，所述沟道层位于所述外延层上方，并与所述外延层接触。

5.根据权利要求1所述的制造方法，其特征在于，形成空隙的步骤包括：

去除所述沟道柱顶部的电荷存储层时，所述电荷存储层相对于栅氧化层和隧穿氧化层具有高的刻蚀选择比。

6.根据权利要求5所述的制造方法，其特征在于，所述电荷存储层相对于栅氧化层和隧穿氧化层的刻蚀速率比至少大于30:1。

7.根据权利要求1所述的制造方法，其特征在于，还包括：

采用多个栅极导体置换多个牺牲层，从而形成栅叠层结构。

8.一种3D存储器件，其特征在于，包括：

衬底；

位于衬底上方的栅叠层结构，所述栅叠层结构包括交替堆叠的栅极导体和绝缘层；

位于所述栅叠层结构上的第一硬掩膜层，所述第一硬掩膜层为氧化层；以及

贯穿所述栅叠层结构的多个沟道柱，所述沟道柱包括位于沟道柱侧壁和底部的功能层、沟道层以及填充层；

位于所述沟道柱下方的外延层，并与沟道层接触，所述外延层从沟道柱的下表面延伸至所述衬底内；

其中，所述功能层包括栅氧化层、位于栅氧化层上的电荷存储层以及位于电荷存储层上的隧穿氧化层；

位于所述沟道柱顶部的电荷存储层上方的氧化层；

位于沟道柱顶部的插塞结构，所述插塞结构完全覆盖所述沟道柱；

其中，所述沟道柱顶部的电荷存储层由所述氧化层与插塞结构隔离。

9.根据权利要求8所述的3D存储器件，其特征在于，所述电荷存储层相对于栅氧化层、隧穿氧化层以及氧化层具有高的刻蚀选择比。

10.根据权利要求9所述的3D存储器件，其特征在于，所述电荷存储层相对于栅氧化层、隧穿氧化层以及氧化层的刻蚀速率比至少大于30:1。