[发明专利]一种静电防护电路和显示装置

权利要求书

1.一种静电防护电路，其特征在于，包括：

两个串联连接的静电防护单元，两个所述静电防护单元配合实现释放静电；

所述静电防护单元包括至少一个薄膜晶体管，所述薄膜晶体管包括衬底基板、有源层、栅极绝缘层、栅极、第一绝缘层、源极和漏极；

所述有源层位于所述衬底基板上，所述有源层包括中间区，以及分别设置于所述中间区相对两侧的源极区和漏极区，所述中间区包括沟道区和轻掺杂区，所述轻掺杂区包括分别设置于所述沟道区相对两侧的第一轻掺杂区和第二轻掺杂区，所述第一轻掺杂区靠近所述源极区设置，所述第二轻掺杂区靠近所述漏极区设置；

所述栅极绝缘层位于所述有源层上且覆盖所述中间区；

所述栅极位于所述栅极绝缘层上，所述栅极在所述衬底基板上的垂直投影与所述沟道区在所述衬底基板上的垂直投影重合；

所述第一绝缘层位于所述衬底基板、所述有源层、所述栅极绝缘层以及所述栅极上；

所述源极和所述漏极位于所述第一绝缘层上，所述源极与所述源极区电连接，所述漏极与所述漏极区电连接。

2.根据权利要求1所述的静电防护电路，其特征在于，所述至少一个薄膜晶体管的数量为1；

两个所述静电防护单元包括第一静电防护单元和第二静电防护单元，所述第一静电防护单元包括第一薄膜晶体管，所述第二静电防护单元包括第二薄膜晶体管，所述第一薄膜晶体管的栅极和源极电连接电源，所述第二薄膜晶体管的栅极和源极电连接所述第一薄膜晶体管的漏极，所述第二薄膜晶体管的漏极接地。

3.根据权利要求1所述的静电防护电路，其特征在于，所述至少一个薄膜晶体管的数量为4；

两个所述静电防护单元包括第三静电防护单元和第四静电防护单元；所述第三静电防护单元包括第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管；所述第四静电防护单元包括第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管和第十薄膜晶体管；

所述第三薄膜晶体管的源极、所述第四薄膜晶体管的源极、所述第五薄膜晶体管的栅极以及所述第六薄膜晶体管的栅极电连接，所述第三薄膜晶体管的栅极和漏极、所述第五薄膜晶体管的漏极以及所述第六薄膜晶体管的源极均电连接电源；

所述第七薄膜晶体管的源极、所述第八薄膜晶体管的源极、所述第九薄膜晶体管的栅极以及所述第十薄膜晶体管的栅极电连接，所述第七薄膜晶体管的栅极和漏极、所述第九薄膜晶体管的漏极以及所述第六薄膜晶体管的源极均接地；

所述第四薄膜晶体管的栅极和漏极、所述第五薄膜晶体管的源极、所述第六薄膜晶体管的漏极、所述第八薄膜晶体管的栅极和漏极、所述第九薄膜晶体管的源极、所述第十薄膜晶体管的漏极电连接。

4.根据权利要求1所述的静电防护电路，其特征在于，所述至少一个薄膜晶体管的数量为2；

两个所述静电防护单元包括第五静电防护单元和第六静电防护单元，所述第五静电防护单元包括第十一薄膜晶体管和第十二薄膜晶体管，所述第六静电防护单元包括第十三薄膜晶体管和第十四薄膜晶体管；

所述第十一薄膜晶体管的栅极和漏极，以及所述第十二薄膜晶体管的栅极均电连接电源，所述第十二薄膜晶体管的漏极与所述第十一薄膜晶体管的源极电连接；

所述第十三薄膜晶体管的栅极和漏极，以及所述第十四薄膜晶体管的栅极均电连接所述第十二薄膜晶体管的源极，所述第十四薄膜晶体管的漏极与所述第十三薄膜晶体管的源极电连接，所述第十四薄膜晶体管的源极接地。

5.根据权利要求1所述的静电防护电路，其特征在于，所述沟道区的长度取值范围为0.5～10.0um。

6.根据权利要求1所述的静电防护电路，其特征在于，所述栅极绝缘层的厚度取值范围为150nm～500nm。

7.根据权利要求1所述的静电防护电路，其特征在于，所述栅极绝缘层的材料包括氧化硅、氮氧化硅、氮化硅、氧化铝、氧化钛、氧化铪、氧化钽或氧化锆。

8.根据权利要求1所述的静电防护电路，其特征在于，所述第一轻掺杂区和所述第二轻掺杂区的长度取值范围均为0.1～1.5um。

9.一种显示装置，其特征在于，包括权利要求1-8任一项所述的静电防护电路。