[发明专利]集成电路器件

说明书

一种集成电路器件包括在竖直方向上从衬底延伸的沟道结构、沿所述多个沟道结构设置的存储器单元串、在所述竖直方向上彼此间隔开并包括擦除控制线和串选择线的栅极线、以及包括连接到所述擦除控制线的擦除控制驱动晶体管和连接到所述串选择线的串选择驱动晶体管的驱动晶体管。

相关申请的交叉引用

本申请要求于2019年2月27日在韩国知识产权局提交的韩国专利申请No.10-2019-0023287的优先权，该申请的公开内容通过引用全部并入本文中。

技术领域

本发明构思大体上涉及集成电路器件。更具体地，本发明构思涉及包括竖直存储器器件的集成电路器件。

背景技术

现代集成电路器件要求越来越大的数据存储容量，同时保持相对较小的物理尺寸。该复合设定od要求越来越大的集成密度。竖直存储器器件提供在竖直方向上堆叠在衬底上的存储器单元。为了增加竖直存储器器件的数据存储容量，堆叠的存储器单元的数量必须增加，同时保持高效的读取、写入和/或擦除操作。

发明内容

本发明构思的实施例提供了其中可以增加但是控制堆叠的存储器单元的数量的集成电路器件。

根据本发明构思的一个方面，提供了一种集成电路器件，包括：多个沟道结构，在竖直方向上从衬底的主表面延伸；多个存储器单元串，在所述竖直方向上沿所述多个沟道结构设置，其中每一个存储器单元串包括多个串联连接的存储器单元；多个栅极线，在所述竖直方向上彼此间隔开并包括擦除控制线和串选择线；以及多个驱动晶体管，包括连接到所述擦除控制线的擦除控制驱动晶体管以及连接到所述串选择线的串选择驱动晶体管，其中所述多个栅极线中的关于所述衬底的所述主表面在水平方向上彼此间隔开的至少两个栅极线共同连接到所述多个驱动晶体管中的一个驱动晶体管。

根据本发明构思的另一个方面，提供了一种集成电路器件，包括：沟道结构，在竖直方向上从衬底延伸；位线，分别连接到沟道结构并在第一水平方向上延伸；栅电极，所述栅电极竖直堆叠在衬底上，与沟道结构交叉，具有阶梯图案，并在衬底上方在第二水平方向上延伸；以及擦除控制驱动晶体管和至少两个串选择驱动晶体管。所述栅电极中的至少两个栅电极分别用作擦除控制线，所述栅电极中的至少另外两个栅电极分别用作串选择线，所述擦除控制线和所述串选择线在所述第一水平方向上彼此间隔开，所述擦除控制线共同连接到所述擦除控制驱动晶体管，并且所述串选择线中的每一个串选择线分别连接到所述至少两个串选择驱动晶体管中的一个串选择驱动晶体管。

根据本发明构思的另一方面，提供了一种集成电路器件，包括：沟道结构，在竖直方向上从衬底延伸；存储器单元串，在所述竖直方向上沿所述沟道结构设置，其中所述存储器单元串中的每一个存储器单元串包括串联连接的存储器单元；栅电极，所述栅电极在所述竖直方向上彼此间隔开，与所述沟道结构交叉，并且在所述衬底上方在第二水平方向上延伸；以及驱动晶体管，包括擦除控制驱动晶体管和串选择驱动晶体管，其中所述栅电极包括字线、擦除控制线和串选择线，所述擦除控制线中的所述至少两个擦除控制线在第一水平方向上彼此间隔开并共同连接到一个擦除控制驱动晶体管，以及所述至少两个串选择线在所述第一水平方向上彼此间隔开并分别连接到所述至少两个串选择驱动晶体管。

根据本发明构思的另一个方面，提供了一种集成电路器件，包括：多个沟道结构，关于所述衬底的主表面在竖直方向上从衬底延伸；至少两个存储器单元串，具有多个存储器单元、串选择晶体管以及擦除控制晶体管，其中所述多个存储器单元、串选择晶体管以及擦除控制晶体管沿所述多个沟道结构中的至少两个沟道结构串联连接；以及至少两个擦除控制线，连接到所述至少两个存储器单元串中的每一个存储器单元串的擦除控制晶体管并在水平方向上彼此间隔开，其中所述至少两个存储器单元串中的每一个存储器单元串的擦除控制晶体管通过共同连接到所述至少两个擦除控制线的一个擦除控制驱动晶体管执行擦除操作。

附图说明

根据以下结合附图进行的详细描述，可以更清楚地理解本发明构思的实施例，在附图中：