[发明专利]一种基于双口SRAM的IP核仿真系统及仿真方法

说明书

本公开提出了一种基于双口SRAM的IP核仿真系统及仿真方法，仿真系统包括待验证设计模块、中央处理器和双口SRAM；中央处理器:用于构建分层次的CPU总线功能模型，总线功能模块用于实现访问双口SRAM模块做相应数据结构准备向双口SRAM传输读写数据，以及根据待验证设计模块的寄存器配置接口传输读写命令；利用双口SRAM替代传统系统中的总线控制器和仲裁器实现两个MASTER对SRAM的直接访问大大降低了仿真系统的复杂度，同时设置的分层次的CPU总线功能模型，当模块接口发生变化时，只需要选取对应的MASTER BFM例化，就能继续使用。这极大的提高了整个验证组件的复用性，不同模块可以使用此系统快速构建自己的仿真系统，极大的提高了验证人员的工作效率。

技术领域

本公开涉及接口模块验证相关技术领域，具体的说，是涉及一种基于双口SRAM的IP核仿真系统及仿真方法。

背景技术

本部分的陈述仅仅是提供了与本公开相关的背景技术信息，并不必然构成在先技术。

IP(Intellectual Property)的开发和复用是片上系统(SoC,System on Chip)的关键技术,而IP验证则是IP开发的核心环节。IP的功能时序仿真、测试和验证的时间和工作量大大超过的系统和逻辑设计。因此,IP的仿真测试成为设计的关键部分。一般软IP核的验证方法，是指在软件环境下进行软件仿真以验证IP(Intellectual Property)核功能的正确性，然后写入FPGA(Field Progamable Gate Array)器件中进行硬件电路的验证，测试正确则IP核验证完毕，测试存在问题则返回重新修改IP核。

接口模块是IP核的一种，用于实现不同设备或者不同系统之间的数据传输，目前接口模块尤其是高速接口模块数据的传输过程往往比较复杂，很多时候都需要CPU和SRAM的参与。要想验证这种接口模块需要的总线功能模型即BFM就会比较多从而构成一个小的系统，而让这个小的系统协调工作就需要各种总线控制器和仲裁器的参与。由于总线控制器和仲裁器往往比较复杂，设计和应用都需要耗费比较大的人力资源和时间资源。

现在很多接口模块，尤其是高速接口模块都需要借助CPU通过总线对SRAM提前配置一定的数据结构来实现数据的高速传输。此时会有两个主机简称为MASTER通过接口(一个是CPU连接接口，一个是模块的数据接口)对SRAM进行访问，如果此时用普通的SRAM就必须对两个MASTER的访问进行仲裁，通常系统中通过总线控制器进行不同MASTER间的仲裁，而两个MASTER可能还会采用不同的接口，这就需要多个总线控制器，并且需要在两个控制器间构建转换接口，这样整个验证系统变的非常庞大，不利于仿真器快速的编译仿真。

发明内容

本公开为了解决上述问题，提出了一种基于双口SRAM的IP核仿真系统及仿真方法，通过双口SRAM把待验设计模块(DUT)和CPU及SRAM紧密结合，形成一个既分工明确，又操作简便的仿真小系统，CPU兼备访问SRAM给模块做相应数据结构准备和访问模块寄存器的双重功能，利用双口SRAM两个接口可以分别进行读写的特性，可以省去仲裁的过程，两个主机MASTER都可以直接访问SRAM既能共享SRAM的数据还不会因为造成资源竞争而出错，从而减小验证系统的复杂度。

为了实现上述目的，本公开采用如下技术方案：

一个或多个实施例提供了一种基于双口SRAM的IP核仿真系统，包括待验证设计模块、中央处理器和双口SRAM；

中央处理器：用于构建分层次的CPU总线功能模型，总线功能模型用于实现访问双口SRAM模块做相应数据结构准备向双口SRAM传输读写数据，以及根据待验证设计模块的寄存器配置接口传输读写命令；

待验证设计模块：用于根据从中央处理器CPU接收到的读写命令，从双口SRAM中读写数据；

双口SRAM：被配置为实现通过两个接口连接的CPU以及待验证设计模块进行数据交互。