[发明专利]一种基于双口SRAM的IP核仿真系统及仿真方法

权利要求书

1.一种基于双口SRAM的IP核仿真系统，其特征是：包括待验证设计模块、中央处理器和双口SRAM；

中央处理器：用于构建分层次的CPU总线功能模型，总线功能模型用于实现访问双口SRAM模块做相应数据结构准备向双口SRAM传输读写数据，以及根据待验证设计模块的寄存器配置接口传输读写命令；

待验证设计模块：用于根据从中央处理器CPU接收到的读写命令，从双口SRAM中读写数据；

双口SRAM：被配置为实现通过两个接口连接的CPU以及待验证设计模块进行数据交互；

所述分层次的CPU总线功能模型包括接口任务层、读写任务生成层以及仿真用例构建层；接口任务层用于根据不同的接口，为中央处理器CPU、双口SRAM以及待验证设计模块三者之间的数据传输配置数据转换接口；读写任务生成层：用于数据转换接口类型将读写任务按照接口类型进行抽象，抽象为与接口类型转换对应的读写任务；仿真用例构建层：获取用户输入的仿真用例，根据仿真用例调用读写任务生成层，生成对应待验证设计模块的功能验证的仿真配置，所述仿真配置包括多条与验证功能对应的数据读写任务；

所述接口任务层的数据转换接口包括根据待验证设计模块的寄存器配置接口和根据双口SRAM的接口分别选取的主机总线功能模型，通过两个主机总线功能模型即MASTER BFM的读写任务分别完成CPU对双口SRAM和待验证设计模块寄存器的访问；

当选取的主机总线功能模型与寄存器配置接口不匹配，设置第二接口转换桥来转换成与DUT寄存器配置接口对应的MASTER接口，建立DUT寄存器配置接口与双口SRAM的接口的连接；

当选取的主机总线功能模型与双口SRAM的接口不匹配，设置第一接口转换桥来转换成与中央处理器对应的MASTER接口，即建立中央处理器与双口SRAM的接口的连接。

2.如权利要求1所述的一种基于双口SRAM的IP核仿真系统，其特征是：还包括双口SRAM创建模块，用于定义双口SRAM的存储数据类型以及用于定义两个接口关系。

3.如权利要求1所述的一种基于双口SRAM的IP核仿真系统，其特征是：双口SRAM的存储数据定义为二维数组，或者双口SRAM的两个接口为异步关系。

4.一种基于双口SRAM的IP仿真方法，应用于如权利要求1-3任一项所述的一种基于双口SRAM的IP核仿真系统，其特征是，包括如下步骤：

获取针对待测软件模块的仿真用例；

根据仿真用例生成对应待验证设计模块的功能验证的仿真配置，所述仿真配置包括多条与验证功能对应的数据读写任务；

根据待验证设计模块的寄存器配置接口和根据双口SRAM的接口，分别为中央处理器CPU、双口SRAM以及待验证设计模块三者之间的数据传输配置数据转换接口；

根据配置的数据转换接口以及仿真配置，抽象出CPU的读写任务，抽象为与数据转换接口的接口类型转换对应的读写任务，执行读写任务完成待测软件模块的仿真验证。

5.如权利要求4所述的一种基于双口SRAM的IP仿真方法，其特征是：仿真用例的获取通过system verilog语言的任务/函数构造随机用例或定向用例，或者通过DPI接口直接移植固件代码构造。

6.如权利要求4所述的一种基于双口SRAM的IP仿真方法，其特征是：

根据配置的数据转换接口以及仿真配置，抽象出CPU的读写任务，其中抽象的步骤包括：把对寄存器的配置操作和对SRAM的读写操作通过不同地址区分。