[发明专利]一种多晶元叠封存储器及其输出同步方法

说明书

本发明提出了一种多晶元叠封存储器及其输出同步方法。多晶元叠封存储器包括多颗芯片(100)，多颗芯片(100)叠封在一起，形成叠封结构；多颗芯片(100)共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片(100)还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片(100)均具有SYNC_PAD引脚；多颗芯片(100)的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片(100)是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。本发明的多晶元叠封存储器及其输出同步方法结构简单，容易实现，稳定可靠。

技术领域

本发明涉及存储器技术领域，尤其涉及一种多晶元叠封存储器及其输出同步方法。

背景技术

随着存储器的芯片集成度越来越高，对外围元器件的封装要求也提出了更高的要求，从而催生了多晶元叠封技术。

目前，存储器的多晶元叠封技术主要有以下三种：

一是将多颗芯片叠封在一起，该多颗芯片采用多种片选信号，主机通过不同片选信号选择不同的芯片进行操作和访问；如图1所示，图1示出了采用多种片选信号的多颗芯片的一种实施例的叠封结构示意图。芯片Die 0#和芯片Die 1#叠封在一起；芯片Die 0#具有引脚CS0#，芯片Die 1#具有引脚CS1#。主机通过与芯片Die 0#对应的片选信号从引脚CS0#操作和访问芯片Die 0#；主机通过与芯片Die 1#对应的片选信号从引脚CS1#操作和访问芯片Die 1#。

二是将多颗芯片叠封在一起，该多颗芯片采用相同的片选信号，主机通过发送选择不同芯片的指令选择不同的芯片进行操作和访问；如图2所示，图2示出了采用相同片选信号的多颗芯片的一种实施例的叠封结构示意图。芯片Die 0#和芯片Die 1#叠封在一起；芯片Die 0#和芯片Die 1#共用同一引脚CS#。主机通过选择芯片Die 0#的指令从引脚CS#操作和访问芯片Die 0#；主机通过选择芯片Die 1#的指令从引脚CS#操作和访问芯片Die 1#。

三是将多颗芯片叠封在一起，该多颗芯片采用相同的片选信号，主机将多颗芯片当做同一颗芯片进行操作和访问，用户体验和单颗高容量存储器芯片无明显差异。

上述采用第一种或第二种多晶元叠封技术的存储器对主机提出了较高的要求，并且与使用单颗高容量存储芯片的方式不兼容，而采用第三种多晶元叠封技术的存储器对多芯片的输出同步提出了较高的要求。具体来说，

如果对叠封在一起的多颗芯片进行相同操作时，主机通过访问状态寄存器的值来判断是否完成，由于不能保证每一颗芯片的性能都相同，就会存在多颗芯片的工作效率有先后的状况，在同一时刻，与工作效率高的芯片对应的状态寄存器清零，而与工作效率低的芯片对应的状态寄存器仍然处于工作状态，没有清零。如果不对多颗芯片进行输出同步，就会存在输出矛盾(即相同IO分别输出高电平和输出低电平，电源到地之间短路)的现象，导致芯片功能异常，甚至烧坏芯片。

发明内容

本发明针对上述技术问题，提出一种多晶元叠封存储器及其输出同步方法。

本发明所提出的技术方案如下：

本发明提出了一种多晶元叠封存储器，包括多颗芯片，多颗芯片叠封在一起，形成叠封结构；多颗芯片共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片均具有SYNC_PAD引脚；

多颗芯片的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号。