[发明专利]一种多晶元叠封存储器及其输出同步方法有效
| 申请号： | 201911389198.6 | 申请日： | 2019-12-30 |
| 公开（公告）号： | CN111210855B | 公开（公告）日： | 2020-09-15 |
| 发明（设计）人： | 温靖康 | 申请（专利权）人： | 深圳市芯天下技术有限公司 |
| 主分类号： | G11C5/02 | 分类号： | G11C5/02 |
| 代理公司： | 深圳市顺天达专利商标代理有限公司 44217 | 代理人： | 郭伟刚 |
| 地址： | 518000 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 多晶 元叠封 存储器 及其 输出 同步 方法 | ||
1.一种多晶元叠封存储器，其特征在于，包括多颗芯片(100)，多颗芯片(100)叠封在一起，形成叠封结构；多颗芯片(100)共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片(100)还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片(100)均具有SYNC_PAD引脚；
多颗芯片(100)的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片(100)是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号；
每个芯片(100)均包括晶体管(NM1)，晶体管(NM1)的源极接地；晶体管(NM1)的漏极与所述芯片(100)的SYNC_PAD引脚电性连接；晶体管(NM1)的漏极还分别连接有上拉电阻电路(110)和IO引脚；芯片(100)的晶体管(NM1)的栅极，用于获取表征该芯片(100)工作状态并根据芯片(100)工作状态导通或关断芯片(100)的开关信号；芯片(100)工作状态包括空闲状态或忙碌状态。
2.根据权利要求1所述的多晶元叠封存储器，其特征在于，上拉电阻电路(110)包括上拉电阻(Res_pullup)和电源端；芯片(100)的晶体管(NM1)的漏极经上拉电阻(Res_pullup)与电源端连接。
3.一种多晶元叠封存储器的输出同步方法，其特征在于，包括以下步骤：
步骤S1、提供一种多晶元叠封存储器，该多晶元叠封存储器包括多颗芯片(100)，多颗芯片(100)叠封在一起，形成叠封结构；多颗芯片(100)共用CS#引脚，CS#引脚用于启动或关断叠封结构；多颗芯片(100)还共用IO引脚，IO引脚用于供叠封结构输出忙碌状态信号或者空闲状态信号；每个芯片(100)均具有SYNC_PAD引脚；
步骤S2、将多颗芯片(100)的SYNC_PAD引脚电性连接在一起，SYNC_PAD引脚用于判断多颗芯片(100)是否均处于空闲状态，若是，则控制叠封结构通过IO引脚输出空闲状态信号；若否，则控制叠封结构通过IO引脚输出忙碌状态信号；
在步骤S1中，每个芯片(100)均包括晶体管(NM1)，晶体管(NM1)的源极接地；晶体管(NM1)的漏极与所述芯片(100)的SYNC_PAD引脚电性连接；晶体管(NM1)的漏极还分别连接有上拉电阻电路(110)和IO引脚；芯片(100)的晶体管(NM1)的栅极，用于获取表征该芯片(100)工作状态并根据芯片(100)工作状态导通或关断芯片(100)的开关信号；芯片(100)工作状态包括空闲状态或忙碌状态。
4.根据权利要求3所述的输出同步方法，其特征在于，上拉电阻电路(110)包括上拉电阻(Res_pullup)和电源端；芯片(100)的晶体管(NM1)的漏极经上拉电阻(Res_pullup)与电源端连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市芯天下技术有限公司，未经深圳市芯天下技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911389198.6/1.html，转载请声明来源钻瓜专利网。
