[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成伪栅结构；在伪栅结构的侧壁上形成侧墙；在伪栅结构侧部的基底上形成层间介质层，层间介质层的顶面高于伪栅结构的顶面，层间介质层中形成有沟槽，露出伪栅结构和侧墙的顶部；在层间介质层的顶面、沟槽的侧壁、以及沟槽底部的伪栅结构和侧墙上形成刻蚀阻挡层；去除沟槽底部的刻蚀阻挡层和伪栅结构，在层间介质层中形成栅极开口；在栅极开口和沟槽中、以及刻蚀阻挡层上形成初始栅极结构；以刻蚀阻挡层作为停止层，对初始栅极结构进行第一平坦化处理，形成栅极结构。本发明实施例有利于提高栅极结构的高度一致性。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

此外，在半导体集成电路器件领域中，随着晶体管尺寸的不断缩小，高K金属栅极(HKMG)技术也逐渐被广泛应用。目前形成HKMG结构晶体管的工艺可分为前栅极(Gate-first)工艺和后栅极(Gate-last)工艺。其中，后栅极工艺通常是在对硅片进行漏/源区离子注入操作以及随后的高温退火工步完成之后再形成金属栅极，且一般在形成金属栅极之前，会先形成伪栅(Dummy gate)，之后再将伪栅去除形成金属栅极。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高栅极结构的高度一致性。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成伪栅结构；在所述伪栅结构的侧壁上形成侧墙；在所述伪栅结构侧部的基底上形成层间介质层，所述层间介质层的顶面高于伪栅结构的顶面，所述层间介质层中形成有沟槽，露出所述伪栅结构和侧墙的顶部；在所述层间介质层的顶面、沟槽的侧壁、以及沟槽底部的伪栅结构和侧墙上形成刻蚀阻挡层；去除所述沟槽底部的刻蚀阻挡层和伪栅结构，在所述层间介质层中形成栅极开口；在所述栅极开口和沟槽中、以及刻蚀阻挡层上形成初始栅极结构；以所述刻蚀阻挡层作为停止层，对所述初始栅极结构进行第一平坦化处理，形成栅极结构。

相应的，本发明实施例还提供一种半导体结构，包括：基底；栅极结构，位于所述基底上；侧壁结构层，位于所述栅极结构的侧壁上，所述侧壁结构层包括位于基底上的侧墙以及位于侧墙上的刻蚀阻挡层侧部；层间介质层，位于所述栅极结构侧部的基底上，所述层间介质层覆盖所述侧壁结构层；刻蚀阻挡层顶部，位于所述层间介质层的顶部，所述刻蚀阻挡层顶部与所述刻蚀阻挡层侧部为一体结构，构成刻蚀阻挡层。

相应的，本发明实施例还提供一种半导体结构，包括：基底；栅极结构，位于所述基底上；层间介质层，位于所述栅极结构侧部的基底上；侧墙，位于所述基底上，且位于所述层间介质层和栅极结构的部分侧壁之间，所述侧墙的顶部低于所述栅极结构的顶部，所述层间介质层和侧墙的顶部以及所述栅极结构的侧壁围成空气隙。

与现有技术相比，本发明实施例的技术方案具有以下优点：