[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：在第一栅极结构的侧壁形成第一侧墙，第一侧墙材料的介电常数大于或等于10；在第一区域第一侧墙两侧的基底中形成第一源漏掺杂区；在第二区域的第二栅极结构两侧的基底中形成第二源漏掺杂区；形成第一侧墙膜，第一侧墙膜材料的介电常数小于或等于5；对第一侧墙膜进行改性处理，适于提高第一侧墙膜的致密度，位于第一源漏掺杂区、第二源漏掺杂区和基底表面的经改性处理后的第一侧墙膜作为刻蚀阻挡层，位于第一侧墙和第二栅极结构侧壁未经改性处理的第一侧墙膜作为第二侧墙；形成层间介质层；去除高于第一栅极结构和第二栅极结构的第一侧墙膜。本发明有利于提高器件的性能以及工艺整合度和工艺兼容性。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(Pinch off)沟道的难度也越来越大，使得亚阈值漏电(Subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成PMOS器件的第一区域和用于形成NMOS器件的第二区域；在所述第一区域的基底上形成第一栅极结构；在所述第二区域的基底上形成第二栅极结构；在所述第一栅极结构的侧壁上形成第一侧墙，所述第一侧墙的材料的介电常数大于或等于10；在所述第一区域的第一侧墙两侧的基底中形成第一源漏掺杂区；在所述第二区域的第二栅极结构两侧的基底中形成第二源漏掺杂区；形成第一侧墙膜，位于所述第一源漏掺杂区、第二源漏掺杂区和基底的表面、所述第一侧墙和第二栅极结构的侧壁、以及所述第一侧墙、第一栅极结构和第二栅极结构的顶部，所述第一侧墙膜的材料的介电常数小于或等于5；对位于所述第一源漏掺杂区、第二源漏掺杂区和基底的表面的第一侧墙膜进行改性处理，适于提高所述第一侧墙膜的致密度，位于所述第一源漏掺杂区、第二源漏掺杂区和基底表面的经改性处理后的第一侧墙膜用于作为刻蚀阻挡层，位于所述第一侧墙和第二栅极结构侧壁未经改性处理的第一侧墙膜用于作为第二侧墙；在所述第一栅极结构和第二栅极结构侧部的基底上形成层间介质层，所述层间介质层覆盖所述第二侧墙的侧壁以及刻蚀阻挡层；去除高于所述第一栅极结构和第二栅极结构的第一侧墙膜，露出所述第一栅极结构和第二栅极结构的顶部。