[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底包括用于形成PMOS器件的第一区域和用于形成NMOS器件的第二区域；

在所述第一区域的基底上形成第一栅极结构；

在所述第二区域的基底上形成第二栅极结构；

在所述第一栅极结构的侧壁上形成第一侧墙，所述第一侧墙的材料的介电常数大于或等于10；

在所述第一区域的第一侧墙两侧的基底中形成第一源漏掺杂区；

在所述第二区域的第二栅极结构两侧的基底中形成第二源漏掺杂区；

形成第一侧墙膜，位于所述第一源漏掺杂区、第二源漏掺杂区和基底的表面、所述第一侧墙和第二栅极结构的侧壁、以及所述第一侧墙、第一栅极结构和第二栅极结构的顶部，所述第一侧墙膜的材料的介电常数小于或等于5；

对位于所述第一源漏掺杂区、第二源漏掺杂区和基底表面的第一侧墙膜进行改性处理，适于提高所述第一侧墙膜的致密度，位于所述第一源漏掺杂区、第二源漏掺杂区和基底表面的经改性处理后的第一侧墙膜用于作为刻蚀阻挡层，位于所述第一侧墙和第二栅极结构侧壁未经改性处理的第一侧墙膜用于作为第二侧墙；

在所述第一栅极结构和第二栅极结构侧部的基底上形成层间介质层，所述层间介质层覆盖所述第二侧墙的侧壁以及刻蚀阻挡层；

去除高于所述第一栅极结构和第二栅极结构的第一侧墙膜，露出所述第一栅极结构和第二栅极结构的顶部。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述进行改性处理的步骤包括：在氧气和氩气氛围中，对所述第一侧墙膜进行等离子体处理。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述等离子体处理的工艺参数包括：偏置电压为100V至1000V，离子轰击角度与所述基底表面法线的夹角为-2°至+2°。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺，形成所述第一侧墙膜。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一侧墙膜的步骤中，所述第一侧墙膜的厚度为至

6.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述第二源漏掺杂区之前，在所述第一栅极结构的侧壁上形成第一侧墙；

形成所述第一侧墙的步骤中，所述第一侧墙还形成在所述第二栅极结构的侧壁上；

形成所述第二源漏掺杂区的步骤包括：在所述第二区域的第一侧墙两侧的基底中形成所述第二源漏掺杂区；

在形成所述第二源漏掺杂区后，形成所述第一侧墙膜之前，所述半导体结构的形成方法还包括：去除位于所述第二栅极结构侧壁上的所述第一侧墙。

7.如权利要求6所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除位于所述第二栅极结构侧壁上的所述第一侧墙。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一侧墙的步骤中，所述第一侧墙的厚度为至

9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述层间介质层的步骤包括：形成介质材料层，覆盖所述刻蚀阻挡层、所述第二侧墙的侧壁、以及位于第一栅极结构顶部和第二栅极结构顶部的第一侧墙膜；

去除高于所述第一栅极结构和第二栅极结构的介质材料层、以及第一侧墙膜，剩余的介质材料层用于作为所述层间介质层。

10.如权利要求9所述的半导体结构的形成方法，其特征在于，采用平坦化工艺，去除高于所述第一栅极结构和第二栅极结构的介质材料层、以及第一侧墙膜。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述层间介质层以及去除高于所述第一栅极结构和第二栅极结构的第一侧墙膜后，所述半导体结构的形成方法还包括：去除所述第二区域的第二侧墙，使所述第二栅极结构的侧壁与层间介质层围成空气隙。