[发明专利]套刻测试结构及制备方法、套刻测试方法有效
申请号: | 201911377090.5 | 申请日: | 2019-12-27 |
公开(公告)号: | CN113050392B | 公开(公告)日: | 2023-01-24 |
发明(设计)人: | 樊航;朱福生;秦祥 | 申请(专利权)人: | 无锡华润上华科技有限公司 |
主分类号: | G03F9/00 | 分类号: | G03F9/00;G03F1/42;G03F1/44;H01L23/544 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 冯永贞 |
地址: | 214028 江苏省无*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 测试 结构 制备 方法 | ||
本发明提供了一种套刻测试结构及制备方法、套刻测试方法。所述测试结构包括:基底层;第一层套刻标记和第二层套刻标记,所述第一层套刻标记和所述第二层套刻标记呈中空的环形框架,在水平面的投影上所述第二层套刻标记设置于所述第一层套刻标记中空的环形框架内,以用于检测套刻是否对准;其中,所述第一层套刻标记形成于所述基底层上的第一膜层中;所述第二层套刻标记形成于所述第一膜层上。本发明解决了由于总堆叠厚度超出机台同时聚焦能力范围而导致自动聚焦失败的难题。
技术领域
本发明涉及半导体技术领域,具体而言涉及一种套刻测试结构及制备方法、套刻测试方法。
背景技术
随着电子产业的迅猛发展,对集成电路的设计以及制造工艺提出了更高的要求,例如更高的集成度、不断缩小的关键尺寸(CD)、多功能一体化等。光刻工艺作为半导体制造中唯一生成图案的工序,其工艺制程的稳定性及精确性直接影响着产品良率。其中投影光刻机分辨率的提高、CD稳定性控制及套刻精度的控制始终是光刻领域的核心问题。
由于套刻直接影响了后续电路与前层电路之间的对准导通,所以其精度控制要求越来越高,一般每做完一层光刻都需要测量套刻标记用以监控与前层对准的好坏,有时对于某些关键层次会测量与前面两层光刻层次的对准效果。
目前套刻测试结构(OVL mark)存在其不同层的套刻标记不能同时被光学镜头检测出来,由于无法正确提取边界信号最终导致无法正常测量套刻精度。
因此需要对目前的套刻测试结构进行改进,以提高器件的性能和良率。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的至少一个问题,本发明第一方面提供了一种套刻测试结构,所述套刻测试结构包括:
基底层;
第一层套刻标记和第二层套刻标记,所述第一层套刻标记和所述第二层套刻标记呈中空的环形框架,在水平面的投影上所述第二层套刻标记设置于所述第一层套刻标记中空的环形框架内,以用于检测套刻是否对准;
其中,所述第一层套刻标记形成于所述基底层上的第一膜层中;所述第二层套刻标记形成于所述第一膜层上。
本发明第二方面提供了一种套刻测试结构,所述套刻测试结构包括:
基底层;
第一层套刻标记和第二层套刻标记,所述第一层套刻标记和所述第二层套刻标记呈中空的环形框架,在水平面的投影上所述第二层套刻标记设置于所述第一层套刻标记中空的环形框架内,以用于检测套刻是否对准;
其中,所述第一层套刻标记形成于所述基底层之中;所述第二层套刻标记形成于基底层上的第一膜层上,且所述第一层套刻标记的环形框架中边框的尺寸在40μm以上。
可选地,所述第一层套刻标记和所述第二层套刻标记呈中空的方形环框架。
可选地,所述第一层套刻标记和所述第二层套刻标记的四条边框的首尾相连;或者所述第一层套刻标记和所述第二层套刻标记的四条边框的首尾相互间隔设置。
可选地,所述第一层套刻标记和所述第二层套刻标记设置于其所在膜层的切割道上。
可选地,当所述切割道的尺寸为60μm以上时,所述第一层套刻标记的环形框架中边框的尺寸在40μm以上;
当所述切割道的尺寸为80μm以上时,所述第一层套刻标记的环形框架中边框的尺寸在70μm以上。
可选地,所述第一层套刻标记为凹陷结构,所述第二层套刻标记为凸起结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡华润上华科技有限公司,未经无锡华润上华科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911377090.5/2.html,转载请声明来源钻瓜专利网。