[发明专利]沟槽内厚度渐变的场氧的制造方法和SGT器件的制造方法

说明书

本发明公开了一种沟槽内厚度渐变的场氧的制造方法，包括：步骤一、在半导体衬底内形成沟槽；步骤二、采用热氧化工艺形成场氧；步骤三、淀积形成第二氧化层；步骤四、采用第三材料层填充完全填充沟槽；步骤五、将沟槽外的第二氧化层表面的第三材料层去除；步骤六、以第三材料层为自对准掩膜进行氧化层的湿法刻蚀，利用第二氧化层的湿法刻蚀速率大于场氧的湿法刻蚀速率的特点，在湿法刻蚀中沿第二氧化层一侧的场氧会加速刻蚀并在湿法刻蚀完成后从上往下场氧会形成厚度逐渐增加的结构；步骤七、去除第三材料层。本发明还公开了一种SGT器件的制造方法。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种沟槽内厚度渐变的场氧的制造方法；本发明还涉及一种具有屏蔽栅的沟槽栅(Split Gate Trench，SGT)器件的制造方法。

背景技术

SGT器件如SGT MOS器件是普通沟槽栅(Trench)MOS器件的进阶器件结构，如图1所示，是现有SGT MOS器件的结构示意图；以N型器件为例，现有SGT MOS器件包括：

在N+半导体衬底如硅衬底101的表面上形成有N型外延层(EPI)102。

沟槽103形成于N型外延层102中。

栅极结构形成在沟槽103中，包括：底部介质层104、源多晶硅(source poly)105、多晶硅栅106、多晶硅间介质层107和栅介质层108。

底部介质层104为屏蔽介质层，通常采用热氧化形成的场氧(field oxide)组成；源多晶硅105作为屏蔽多晶硅。

多晶硅间介质层107通常采用氧化层。

栅介质层108通常采用氧化层且采用热氧化工艺形成的氧化层。

P型掺杂的体区109形成于N型外延层102的表面区域中，体区109底部的N型外延层102作为漂移区。

N+掺杂的源区110形成在体区109的表面。

被多晶硅栅106侧面覆盖的体区109的表面用于形成沟道。

层间膜111覆盖半导体衬底101表面上的器件形成区域。

在层间膜111中形成有穿过所述层间膜111的接触孔112。所述多晶硅栅106通过顶部的接触孔112连接到由正面金属层113组成的栅极；源区110通过顶部的接触孔112连接到由正面金属层113组成的源极，源区110顶部的接触孔112也和体区109接触。

通常，源多晶硅105也通过顶部的接触孔112连接到所述源极。

和现有普通沟槽栅MOS器件相比，图1所示的SGT MOS器件中在沟槽103的底部增加了源多晶硅105，源多晶硅105主要能起到两方面的作用：

一是可以起到降低Cgd寄生电容的目的，降低开关损耗。

二是，两个相邻的沟槽103底部的源多晶硅105可以起到横向耗尽的作用，电荷耦合(charge-coupling)效应使得沟槽103底部区域电场峰值拉升，电场沿深度的投影面积显著增加，起到达到同样击穿电压(BV)的情况下可以使用更浓N型外延层102并从而能降低导通电阻(Rdson)。

但是实际情况下，因为在源多晶硅105上存在压降，电位从深度由深到浅依次降低，虽然可以将Trench底部电场强度拉升，但整个电场分布无法拉平，提升BV的效果无法最大化。如图2所示，是图1所示器件的仿真图以及对应的电场强度分布仿真曲线；曲线201是沿虚线AA的电场强度分布曲线，曲线202是沿虚线BB的电场强度分布曲线，可以看出，虚线AA处的电场强度更大，在沟槽103的底部会出现一个如虚线圈203所示的电场强度峰值，但是虚线圈204所示区域的电场强度无法得到拉升，所以提升BV的效果无法最大化。