[发明专利]一种芯片制备方法与待剥离芯片结构

权利要求书

1.一种芯片制备方法，其特征在于，所述方法包括：

提供一衬底；

沿所述衬底制作掩膜层，其中，所述掩膜层包括凹陷区，所述凹陷区的底部露出所述衬底的表面，且所述凹陷区的底部宽度小于顶部宽度；

沿所述凹陷区内衬底的表面依次生长缓冲层、模板层以及芯片本体；

腐蚀所述掩膜层与所述模板层，以获取目标芯片，其中，所述目标芯片包括所述芯片本体；其中，

所述凹陷区包括第一倾斜区与第二倾斜区，且所述第一倾斜区与衬底法线的夹角大于所述第二倾斜区与衬底法线的夹角；所述沿所述凹陷区内衬底的表面依次生长缓冲层、模板层以及芯片本体的步骤包括：

沿所述凹陷区内衬底的表面生长缓冲层，其中，所述缓冲层位于所述第一倾斜区内；

沿所述缓冲层的表面生长模板层，其中，所述模板层覆盖所述第一倾斜区；

沿所述模板层的表面依次生长N型半导体层、量子阱层以及P型半导体层，其中，所述N型半导体层、所述量子阱层以及所述P型半导体层均位于所述第二倾斜区内；

在所述沿所述凹陷区内衬底的表面依次生长缓冲层、模板层以及芯片本体的步骤之后，所述方法还包括：

在所述P型半导体层与所述N型半导体层上制作电极；或

所述凹陷区包括第一倾斜区、电极区以及第二倾斜区，且所述第一倾斜区与衬底法线的夹角大于所述第二倾斜区与衬底法线的夹角，所述沿所述凹陷区内衬底的表面依次生长缓冲层、模板层以及芯片本体的步骤包括：

沿所述凹陷区内衬底的表面生长缓冲层，其中，所述缓冲层位于所述第一倾斜区内；

沿所述缓冲层的表面生长模板层，其中，所述模板层也位于所述第一倾斜区内；

沿所述模板层的表面依次生长N型半导体层、量子阱层以及P型半导体层，其中，所述N型半导体层覆盖所述电极区，所述量子阱层与所述P型半导体层均位于所述第二倾斜区内；

在所述沿所述凹陷区内衬底的表面依次生长缓冲层、模板层以及芯片本体的步骤之后，所述方法还包括：

在所述P型半导体层上制作P电极；

在腐蚀所述掩膜层与所述模板层，以获取目标芯片的步骤之后，所述方法还包括：

在所述N型半导体层上制作N电极。

2.如权利要求1所述的芯片制备方法，其特征在于，所述P型半导体层的表面低于所述第二倾斜区的顶面。

3.如权利要求1所述的芯片制备方法，其特征在于，所述腐蚀所述掩膜层与所述模板层的步骤包括：

腐蚀所述掩膜层；

沿所述芯片本体的侧面与远离所述衬底的一面制作腐蚀保护层；

腐蚀所述模板层。

4.一种待剥离芯片结构，其特征在于，所述待剥离芯片结构包括：

衬底；

与所述衬底连接的掩膜层；其中，所述掩膜层包括凹陷区，所述凹陷区的底部露出所述衬底的表面，且所述凹陷区的底部宽度小于顶部宽度；

与衬底连接的缓冲层；其中，所述缓冲层位于所述凹陷区内；

与所述缓冲层连接的模板层以及与所述模板层连接的芯片本体；其中，

所述凹陷区包括第一倾斜区与第二倾斜区，且所述第一倾斜区与衬底法线的夹角大于所述第二倾斜区与衬底法线的夹角；

所述芯片本体包括N型半导体层、量子阱层以及P型半导体层，所述缓冲层、所述模板层、所述N型半导体层、所述量子阱层以及所述P型半导体层逐层设置；其中，

所述缓冲层位于所述第一倾斜区内，所述模板层覆盖所述第一倾斜区；所述N型半导体层、所述量子阱层以及所述P型半导体层均位于所述第二倾斜区内；或

所述凹陷区包括第一倾斜区、电极区以及第二倾斜区，且所述第一倾斜区与衬底法线的夹角大于所述第二倾斜区与衬底法线的夹角；

所述芯片本体包括N型半导体层、量子阱层以及P型半导体层，所述缓冲层、所述模板层、所述N型半导体层、所述量子阱层以及所述P型半导体层逐层设置；其中，

所述缓冲层与所述模板层位于所述第一倾斜区内，所述N型半导体层覆盖所述电极区，所述量子阱层与所述P型半导体层均位于所述第二倾斜区内。

5.如权利要求4所述的待剥离芯片结构，其特征在于，所述第一倾斜区内各个方向的倾斜角度与高度均相同，且所述第二倾斜区内各个方向的倾斜角度与高度均相同。