[发明专利]NMOS器件的制作方法及以其制作的半导体器件

说明书

本发明涉及NMOS器件的制作方法及以其制作的半导体器件，涉及半导体集成电路制造工艺，在NMOS器件的制作过程中，通过在多晶硅沉积之后，在多晶硅层顶部形成一层锗非晶层，可减小N型轻掺杂源漏注入工艺对多晶硅层的注入深度，因此可提高N型轻掺杂源漏注入工艺的能量到达到有效改善HCI效应的目的的范围内，而有效改善HCI效应，提高NMOS器件的性能，且其仅需要在对NMOS器件的栅极结构图形区域内的多晶硅层进行磷离子注入工艺之后，增加一道Ge注入即可，除此不增加任何步骤，且其与磷离子注入工艺共用一块掩膜版，生产成本增加极少。

技术领域

本发明涉及半导体集成电路制造工艺，尤其涉及NMOS器件的制作方法及以其制作的半导体器件。

背景技术

在目前的集成电路中，高压器件(如输入/输出(I/O)器件)是重要的组成部分。与低压器件(如核心器件)相比，高压器件具有高工作电压Vdd和高驱动能力的特点。但是在高工作电压下，高压器件沟道内存较强的横向电场，使得载流子在输运过程中发生碰撞电离，产生额外的电子空穴对，部分热载流子注入栅氧化层，使得器件阈值电压上升，饱和电流和载流子迁移率下降等，这种现象称为HCI(热载流子注入)效应。HCI效应是高压器件设计中经常遇到的问题，是影响器件特性和可靠性的主要因素，尤其是NMOS器件。

目前，业界多采用高能量低剂量的LDD离子注入工艺获得更深的LDD结以减小横向电场，而成为改善HCI效应的最有效手段。具体的，MOS器件在生成一个热载流子的同时会生成一个衬底载流子，衬底载流子形成的电流称为衬底电流Isub，衬底电流Isub的大小可以表征HCI，即衬底电流Isub越大HCI越严重。具体如图1所示为LDD注入能量与Isub之间的关系示意图，如图1所示，提高LDD离子注入的能量可以减小Isub，因此可使HCI效应变轻。但是随着MOSFET器件尺寸不断缩小，栅氧厚度和多晶硅厚度也越来越薄，LDD结也随之变，特别是在0.13um以下工艺浅。通过提高LDD离子注入的能量，可以改善HCI效应。但是受限于多晶硅厚度，能量必须保持在能够击穿多晶硅层的水平之下，如此往往不能把HCI效应控制在可接受范围内。

发明内容

本发明的目的在于提供一种NMOS器件的制作方法，以有效改善HCI效应，提高NMOS器件的性能。

本发明提供的NMOS器件的制作方法，包括：S1：提供衬底，在所述衬底上包括由隔离工艺形成的隔离区和位于隔离区之间有的有源区，在有源区内定义P阱区域；S2：在所述P阱区域上形成薄栅氧化层，并在薄栅氧化层上形成多晶硅层；S3：通过光刻曝光工艺定义出NMOS器件的栅极结构图形区域，并对NMOS器件的栅极结构图形区域内的多晶硅层进行磷离子注入工艺，然后对NMOS器件的栅极结构图形区域内的多晶硅层进行锗离子注入工艺，以在NMOS器件的栅极结构图形区域内的多晶硅层的顶部形成一层非晶层；S4：在多晶硅层上形成多晶硅栅掩膜层、抗反射层以及光刻胶层，然后进行光刻刻蚀工艺形成栅极结构，并进行快速热氧化反应，其中栅极结构的顶部包括步骤S3形成的非晶层；S5：进行光刻曝光工艺定义N型轻掺杂源漏注入区域，并进行N型轻掺杂源漏注入工艺；以及S6：进行源漏离子注入工艺形成NMOS器件。

更进一步的，所述衬底为Si衬底。

更进一步的，所述隔离工艺为浅沟槽隔离工艺。

更进一步的，所述薄栅氧化层的厚度在50埃米至200埃米之间。

更进一步的，所述多晶硅层的厚度为1000埃米。

更进一步的，所述NMOS器件的制作方法用于工作电压Vdd大于2.5V的NMOS器件的制作过程中。

更进一步的，所述NMOS器件的制作方法用于工作电压Vdd为5V的NMOS器件的制作过程中。

更进一步的，所述NMOS器件的制作方法用于0.13um以下工艺。