[发明专利]内存接口时序分析方法及系统

说明书

本发明公开了内存接口时序分析方法及系统，属于通信技术领域。本发明内存接口时序分析方法及系统可依据内存接口对应的标准眼高确定步进偏移值；从而根据步进偏移值将第一信号眼图向上、向下平移，将经平移调整后的信号眼图叠加，进而获取重叠区域的第二信号眼图，从而确定内存接口的最佳位置信息，实现自适应不同的眼图，准确获取内存接口的最佳位置信息(最佳设定参数)的目的。

技术领域

本发明涉及通信技术领域，尤其涉及一种内存接口时序分析方法及系统。

背景技术

随着时代技术进步，当前微机系统对DDR(Double Data Rate，双倍数 据速率)存储器接口技术的要求也越来越高。DDR存储器接口标准也从初代 DDR逐渐演进，如：DDR2，DDR3，DDR4，DDR5(还有低功耗LP类型) 等。相对于初代的DDR内存颗粒，速率带宽以及能耗标准都有了极大的提 高。为满足高性能的需求，DDR接口对信号眼图的眼宽和眼高质量的要求也 越发严苛。因此，在生成过程中需要对整个DDR存储器接口设计考虑更全 面充分。接口设计中最重要的一个环节就是保证接口的信号余量需求。信号 眼图是衡量高速信号完整性的一个核心指标，通过眼图能够直观地评估接口 的余量特性。

在实际应用中，获取的信号眼图可能非常复杂，例如：眼图塌陷、多眼 或者边缘亚稳态或者梯形，菱形眼等复杂情况。目前的分析方法能够对标准 的眼图进行准确分析获取接口的最佳设定参数，最大化的提高信号余量。但 是，对于复杂的眼图，现有的分析方法很难获取完整眼图及接口的最佳设定 参数。

发明内容

针对现有眼图分析方法无法适应复杂眼图的问题，现提供一种旨在可自 适应不同的眼图，能够准确获取接口的最佳设定参数的内存接口时序分析方 法及系统。

本发明提供了一种内存接口时序分析方法，包括：

获取内存接口的第一信号眼图；

根据所述内存接口对应的标准眼高，确定步进偏移值；

根据所述步进偏移值分别将所述第一信号眼图向上、向下平移，获取经平 移后的两个信号眼图；

将两个信号眼图叠加，获取重叠区域的第二信号眼图；

根据所述第二信号眼图，获取所述内存接口的最佳位置信息。

优选的，获取内存接口的第一信号眼图，包括：

根据所述内存接口的寄存器调节范围，确定扫描高度；

将所述内存接口的信号周期长度作为扫描宽度；

根据所述扫描高度及所述扫描宽度扫描所述内存接口的信号，获取所述第 一信号眼图。

优选的，所述步进偏移值是所述标准眼高的二分之一。

优选的，根据所述步进偏移值分别将所述第一信号眼图向上、向下平移， 获取经平移后的两个信号眼图，包括：

根据所述步进偏移值将所述第一信号眼图向上平移，获取第三信号眼图；

根据所述步进偏移值将所述第一信号眼图向下平移，获取第四信号眼图。

优选的，根据所述第二信号眼图，获取所述内存接口的最佳位置信息，包 括：

对所述第二信号眼图进行分析，获取眼图最宽区域；

将所述眼图最宽区域的中间坐标信息作为所述内存接口的最佳位置信息。

本发明还提供了一种内存接口时序分析系统，包括：

获取单元，用于获取内存接口的第一信号眼图；

确定单元，用于根据所述内存接口对应的标准眼高，确定步进偏移值；