[发明专利]基于IEEE1588的高速流媒体总线精确时钟同步系统

说明书

本申请公开了基于IEEE1588的高速流媒体总线精确时钟同步系统，适用于FPGA硬件平台，该时钟同步系统将中央控制主机的系统参考时间作为SOC心跳帧的时间戳，以中央控制主机和串联的各个终端设备为计时对象，对各设备发送和接收SOC心跳帧的时刻进行计时，以计算设备间的传输时延，并在终端设备中设置锁相环单元，以保证一条支路上串行连接所有终端设备的时钟频率同步，再根据系统参考时间和系统传输时延，对串联的各终端设备进行时钟同步。通过本申请中的技术方案，使串行高速流媒体总线系统能够达到纳秒级的同步精度，降低了该系统中各设备间的同步抖动，有效地提高了该系统时钟的同步性和实时性。

技术领域

本申请涉及时钟同步的技术领域，具体而言，涉及基于IEEE1588的高速流媒体总线精确时钟同步系统。

背景技术

随着信息技术的不断发展，信息交换技术覆盖了各行各业。在自动化领域、工业控制领域，以及现场会议行业，对信息传输的需求越来越广泛，同时也对信息传输提出更高的网络安全性、稳定性、同步性和实时性的要求。

IEEE1588标准中的精确时间协议(Precision Time Protocol，PTP)，提出了一种包同步技术，即把与同步相关的时间信息封装在数据报文中，仍然使用以太网数据线传输，无需额外的时钟线，使组网连接简化。只要按照这个规范去策划和设计网络系统，就可以在不增加网络负荷和组网成本的情况下，实现整个系统的亚微妙级的时钟同步。

而现有技术中，精确时间协议PTP的实现是基于两条假设，一是通信路径时延堆成，即SOC心跳帧传输不受网络环境限制；二是主、从时钟间的时间偏差Offset是恒定的，即主、从时钟自身具有较高的走时稳定性。

如图1所示，而在大多数网络环境中，以上两条都是难以实现的，因此，对于高精度时钟同步需求的系统或者多设备串行的高速流媒体系统而言，现有的精确时间协议PTP仍然存在着时钟同步误差。

发明内容

本申请的目的在于：在FPGA硬件平台上，使串行高速流媒体总线系统能够达到纳秒级的同步精度，降低了该系统中各设备间的同步抖动，有效地提高了该系统时钟的同步性和实时性。

本申请的技术方案是：提供了基于IEEE1588的高速流媒体总线精确时钟同步系统，时钟同步系统适用于由FPGA硬件平台搭建的高速流媒体总线系统，高速流媒体总线系统包括一台中央控制主机和多台串联的终端设备，时钟同步系统包括：第一计时单元，SOC心跳帧生成单元，第二计时单元和时钟同步单元；第一计时单元设置于中央控制主机，第一计时单元用于记录中央控制主机发送广播SOC心跳帧的第一发送时刻T1，第一计时单元还用于记录中央控制主机接收到反馈SOC心跳帧的第一接收时刻T4，其中，广播SOC心跳帧由中央控制主机下行依次发送至最后一台串联的终端设备，反馈SOC心跳帧由最后一台串联的终端设备上行依次发送至中央控制主机；SOC心跳帧生成单元设置于中央控制主机，SOC心跳帧生成单元用于将中央控制主机的系统参考时间t_{system_ref}作为时间戳，生成广播SOC心跳帧，并将第一时间差值插入广播SOC心跳帧，其中，第一时间差值为第一接收时刻T4和第一发送时刻T1的差值；第二计时单元设置于终端设备，第二计时单元用于记录终端设备接收到广播SOC心跳帧的第二接收时刻T2，第二计时单元还用于记录终端设备发送反馈SOC心跳帧的第二发送时刻T3；时钟同步单元设置于终端设备，时钟同步单元用于解析广播SOC心跳帧，获取系统参考时间t_{system_ref}和第一时间差值，并根据第二接收时刻T2和第二发送时刻T3，对终端设备进行时钟同步。

上述任一项技术方案中，进一步地，对于任一台终端设备中的时钟同步单元，对终端设备进行时钟同步，包括：

获取终端设备物理层接收到的广播SOC心跳帧，根据帧结构读取对应位置，获取系统参考时间t_{system_ref}和第一时间差值；

根据时钟同步计算公式，计算本地系统时间，其中，时钟同步计算公式为：