[发明专利]基于IEEE1588的高速流媒体总线精确时钟同步系统

权利要求书

1.基于IEEE1588的高速流媒体总线精确时钟同步系统，其特征在于，所述时钟同步系统适用于由FPGA硬件平台搭建的高速流媒体总线系统，所述高速流媒体总线系统包括一台中央控制主机和多台串联的终端设备，所述时钟同步系统包括：第一计时单元，SOC心跳帧生成单元，第二计时单元和时钟同步单元；

所述第一计时单元设置于所述中央控制主机，所述第一计时单元用于记录所述中央控制主机发送广播SOC心跳帧的第一发送时刻T1，所述第一计时单元还用于记录所述中央控制主机接收到反馈SOC心跳帧的第一接收时刻T4，其中，所述广播SOC心跳帧由所述中央控制主机下行依次发送至最后一台串联的终端设备，所述反馈SOC心跳帧由最后一台串联的终端设备上行依次发送至所述中央控制主机；

所述SOC心跳帧生成单元设置于所述中央控制主机，所述SOC心跳帧生成单元用于将所述中央控制主机的系统参考时间t_{system_ref}作为时间戳，生成所述广播SOC心跳帧，并将第一时间差值插入所述广播SOC心跳帧，其中，所述第一时间差值为所述第一接收时刻T4和所述第一发送时刻T1的差值；

所述第二计时单元设置于所述终端设备，所述第二计时单元用于记录所述终端设备接收到所述广播SOC心跳帧的第二接收时刻T2，所述第二计时单元还用于记录所述终端设备发送所述反馈SOC心跳帧的第二发送时刻T3；

所述时钟同步单元设置于所述终端设备，所述时钟同步单元用于解析所述广播SOC心跳帧，获取所述系统参考时间t_{system_ref}和所述第一时间差值，并根据所述第二接收时刻T2和所述第二发送时刻T3，对所述终端设备进行时钟同步。

2.如权利要求1所述的基于IEEE1588的高速流媒体总线精确时钟同步系统，其特征在于，对于任一台终端设备中的所述时钟同步单元，对所述终端设备进行时钟同步，包括：

获取所述终端设备物理层接收到的所述广播SOC心跳帧，根据帧结构读取对应位置，获取所述系统参考时间t_{system_ref}和所述第一时间差值；

根据时钟同步计算公式，计算本地系统时间，其中，所述时钟同步计算公式为：

t_{system_local}(n)＝t_{system_ref}+t_delay(n)

式中，n为所述终端设备的编号，n＝1，2，…；

根据所述本地系统时间对所述终端设备进行时钟同步。

3.如权利要求2所述的基于IEEE1588的高速流媒体总线精确时钟同步系统，其特征在于，所述终端设备，还包括：判断单元；

所述判断单元用于判断所述终端设备是否为多台串联的终端设备中的最后一台终端设备，

若是，所述最后一台终端设备接收到所述广播SOC心跳帧后，将接收到的所述广播SOC心跳帧上行转发至倒数第二台终端设备，并将上行转发的广播SOC心跳帧，记作所述反馈SOC心跳帧，

若否，所述终端设备接收到所述反馈SOC心跳帧后，将所述反馈SOC心跳帧缓存并上行转发至上一台终端设备。

4.如权利要求1至3中任一项所述的基于IEEE1588的高速流媒体总线精确时钟同步系统，其特征在于，所述终端设备，还包括：锁相环单元；

所述锁相环单元的第一端口串联有电阻R116，所述第一端口与电路低电平之间串联有电容C155，所述锁相环单元的第二端口和所述锁相环的供电端之间串联电阻R115，所述供电端还通过电阻R114连接于电路供电端，所述锁相环单元用于根据收到的RXCLK时钟信号对所述终端设备进行本地时钟同步，

其中，所述第二接收时刻T2和所述第二发送时刻T3，由所述终端设备中的本地时钟确定。

5.如权利要求4所述的基于IEEE1588的高速流媒体总线精确时钟同步系统，其特征在于，所述供电端还通过两个并联电容C153和C154连接于所述电路低电平，两个所述并联电容C153和C154用于对输入供电电压进行滤波。