[发明专利]乘法器、数据处理方法、装置及芯片

权利要求书

1.一种乘法器，其特征在于，所述乘法器包括：判断电路、数据寄存器、改进正则有符号数编码电路和改进压缩电路；所述判断电路的输出端与所述数据寄存器的输入端连接，所述数据寄存器的输出端与所述改进正则有符号数编码电路的输入端连接，所述改进正则有符号数编码电路的输出端与所述改进压缩电路的输入端连接；

其中，所述判断电路用于判断接收到的数据是否包含全0数据，并根据判断结果输出数据门控信号，所述数据寄存器用于根据接收到的所述数据门控信号选择接收所述数据，并存储所述数据，所述改进正则有符号数编码电路用于对所述数据寄存器存储的所述数据进行正则有符号数编码处理，得到符号位扩展后的部分积，并根据所述符号位扩展后的部分积得到目标编码部分积，所述改进压缩电路用于对所述目标编码部分积进行累加处理得到乘法运算结果。

2.根据权利要求1所述的乘法器，其特征在于，所述改进正则有符号数编码电路中包括第一输入端，用于接收输入的功能模式选择信号；所述改进压缩电路中包括第一输入端，用于接收输入的所述功能模式选择信号，所述功能模式选择信号用于确定所述乘法器当前可处理的数据位宽。

3.根据权利要求1至2中任一项所述的乘法器，其特征在于，所述判断电路包括：数据输入端口、逻辑信号输出端口以及数据输出端口，所述数据输入端口用于接收进行乘法运算的数据，所述逻辑信号输出端口用于输出所述判断电路根据判断结果得到的所述数据门控信号，所述数据输出端口用于输出所述数据。

4.根据权利要求1至3中任一项所述的乘法器，其特征在于，所述数据寄存器包括：门控信号输入端口、数据输入端口以及运算数据输出端口，所述门控信号输入端口用于接收所述判断电路输出的所述数据门控信号，所述数据输入端口用于根据所述数据门控信号，选择接收所述判断电路输出的第一数据和第二数据，所述运算数据输出端口用于输出所述数据寄存器接收到的所述第一数据和所述第二数据。

5.根据权利要求1至4中任一项所述的乘法器，其特征在于，所述改进正则有符号数编码电路包括编码处理支路以及部分积获取支路；所述编码处理支路用于对接收到的数据进行正则有符号数编码处理，得到目标编码；所述部分积获取支路用于根据所述目标编码得到所述符号位扩展后的部分积，并根据所述符号位扩展后的部分积得到所述目标编码部分积。

6.根据权利要求5所述的乘法器，其特征在于，所述编码处理支路包括正则有符号数编码单元以及判断单元，所述部分积获取支路包括低位部分积获取单元以及高位部分积获取单元；所述正则有符号数编码单元的输出端与所述判断单元的输入端连接，所述判断单元的输出端与所述低位部分积获取单元以及所述高位部分积获取单元输入端连接；

其中，所述正则有符号数编码单元用于根据接收到的所述功能模式选择信号，确定所述乘法器可处理数据的位宽，并对所述数据寄存器输入的所述第一数据进行正则有符号数编码处理得到低位目标编码以及高位目标编码，所述判断单元用于判断所述低位目标编码和所述高位目标编码中的每位数值是否为0，并根据判断结果确定是否将所述低位目标编码和所述高位目标编码中的每位数值，分别输入至低位部分积获取单元以及高位部分积获取单元，所述低位部分积获取单元用于根据接收到的所述目标编码中的低位目标编码以及所述数据寄存器输入的所述第二数据，得到符号位扩展后的低位部分积，并根据所述符号位扩展后的低位部分积得到目标编码低位部分积，所述高位部分积获取单元用于根据接收到的所述目标编码中的高位目标编码以及所述第二数据，得到符号位扩展后的高位部分积，并根据所述符号位扩展后的高位部分积得到目标编码高位部分积。

7.根据权利要求6所述的乘法器，其特征在于，所述正则有符号数编码单元包括：第一数据输入端口、第一模式选择信号输入端口、低位目标编码输出端口以及高位目标编码输出端口；所述第一数据输入端口用于接收所述第一数据，所述第一模式选择信号输入端口用于接收所述功能模式选择信号，所述低位目标编码输出端口用于输出对所述第一数据进行正则有符号数编码处理后得到的所述低位目标编码，所述高位目标编码输出端口用于输出对所述第一数据进行正则有符号数编码处理后得到的所述高位目标编码。