[发明专利]乘法器、数据处理方法、装置及芯片

说明书

本申请提供一种乘法器、数据处理方法、装置及芯片，所述乘法器包括：修正布斯编码电路、中间数据寄存器、压缩电路以及输出数据寄存器；所述压缩电路包括4‑2压缩器，所述4‑2压缩器包括全加器以及选择电路；所述修正布斯编码电路的输出端与所述中间数据寄存器的输入端连接，所述中间数据寄存器的输出端与所述压缩电路的输入端连接，所述压缩电路的输出端与所述输出数据寄存器的输入端连接，该过程能够保证乘法器运算结果准确性的前提下，能够对多种不同位宽的数据进行乘法运算，有效减少了乘法器占用AI芯片的面积。

技术领域

本申请涉及计算机技术领域，特别是涉及一种乘法器、数据处理方法、装置及芯片。

背景技术

随着数字电子技术的不断发展，各类人工智能(Artificial Intelligence，AI)芯片的快速发展对于高性能数字乘法器的要求也越来越高。神经网络算法作为智能芯片广泛应用的算法之一，通过乘法器进行乘法运算在神经网络算法中是一种常见的操作。

通常，不同位宽数据的乘法运算时，需要采用对应位数现有乘法器进行运算。但是，针对低位宽的数据运算，不能采用可处理高位宽数据的现有乘法器进行乘法运算，导致乘法器占用AI芯片的面积较大。

发明内容

基于此，有必要针对上述技术问题，提供一种乘法器、数据处理方法、装置及芯片。

本申请实施例提供一种乘法器，所述乘法器包括：修正布斯编码电路、中间数据寄存器、压缩电路以及输出数据寄存器；所述修正布斯编码电路的输出端与所述中间数据寄存器的输入端连接，所述中间数据寄存器的输出端与所述压缩电路的输入端连接，所述压缩电路的输出端与所述输出数据寄存器的输入端连接；所述修正布斯编码电路用于对接收到的数据进行布斯编码处理得到目标编码，并根据所述目标编码得到初始编码部分积，所述中间数据寄存器用于对所述初始编码部分积进行选择存取，并根据存取的所述初始编码部分积得到初始编码部分积，所述压缩电路用于对接收到的所述初始编码部分积进行累加处理得到乘法运算结果，所述输出数据寄存器用于存储所述乘法运算结果，并根据所述功能选择模式信号以及所述乘法运算结果确定输出目标运算结果。

在其中一个实施例中，所述修正布斯编码电路、所述中间数据寄存器、所述压缩电路以及所述输出数据寄存器均包括第一输入端，用于接收功能选择模式信号，所述功能选择模式信号用于确定所述乘法器当前可处理的数据位宽。

在其中一个实施例中，所述修正布斯编码电路包括：低位布斯编码处理单元、低位部分积获取单元、选择器、高位布斯编码处理单元以及高位部分积获取单元；所述低位布斯编码处理单元的第一输出端与所述选择器的输入端连接，所述低位布斯编码处理单元的第二输出端与所述低位部分积获取单元的输入端连接，所述选择器的输出端与所述高位布斯编码处理单元的第一输入端连接，所述高位布斯编码处理单元的输出端与所述高位部分积获取单元的输入端连接；

其中，所述低位布斯编码处理单元用于对接收到的第一数据中的低位数据进行布斯编码处理得到低位目标编码，所述低位部分积获取单元用于根据所述低位目标编码以及接收到的第二数据，得到初始低位编码部分积，所述选择器用于选通所述第一数据中的高位数据进行布斯编码处理时的补位数值，所述高位布斯编码处理单元用于对接收到的所述高位数据以及所述补位数值，进行布斯编码处理得到高位目标编码，所述高位部分积获取单元用于根据所述高位目标编码以及接收到的所述第二数据，得到初始高位编码部分积。

在其中一个实施例中，所述低位布斯编码处理单元包括：低位数据输入端口以及低位目标编码输出端口；所述低位数据输入端口用于接收进行布斯编码处理的所述第一数据中的低位数据，所述低位目标编码输出端口用于输出对所述低位数据进行布斯编码处理后得到的低位目标编码。