[发明专利]乘法器、数据处理方法、装置及芯片

权利要求书

1.一种乘法器，其特征在于，所述乘法器包括：修正布斯编码电路、中间数据寄存器、压缩电路以及输出数据寄存器；所述修正布斯编码电路的输出端与所述中间数据寄存器的输入端连接，所述中间数据寄存器的输出端与所述压缩电路的输入端连接，所述压缩电路的输出端与所述输出数据寄存器的输入端连接；所述修正布斯编码电路用于对接收到的数据进行布斯编码处理得到目标编码，并根据所述目标编码得到初始编码部分积，所述中间数据寄存器用于对所述初始编码部分积进行选择存取，并根据存取的所述初始编码部分积得到初始编码部分积，所述压缩电路用于对接收到的所述初始编码部分积进行累加处理得到乘法运算结果，所述输出数据寄存器用于存储所述乘法运算结果，并根据所述功能选择模式信号以及所述乘法运算结果确定输出目标运算结果。

2.根据权利要求1所述的乘法器，其特征在于，所述修正布斯编码电路、所述中间数据寄存器、所述压缩电路以及所述输出数据寄存器均包括第一输入端，用于接收功能选择模式信号，所述功能选择模式信号用于确定所述乘法器当前可处理的数据位宽。

3.根据权利要求1至2中任一项所述的乘法器，其特征在于，所述修正布斯编码电路包括：低位布斯编码处理单元、低位部分积获取单元、选择器、高位布斯编码处理单元以及高位部分积获取单元；所述低位布斯编码处理单元的第一输出端与所述选择器的输入端连接，所述低位布斯编码处理单元的第二输出端与所述低位部分积获取单元的输入端连接，所述选择器的输出端与所述高位布斯编码处理单元的第一输入端连接，所述高位布斯编码处理单元的输出端与所述高位部分积获取单元的输入端连接；

其中，所述低位布斯编码处理单元用于对接收到的第一数据中的低位数据进行布斯编码处理得到低位目标编码，所述低位部分积获取单元用于根据所述低位目标编码以及接收到的第二数据，得到初始低位编码部分积，所述选择器用于选通所述第一数据中的高位数据进行布斯编码处理时的补位数值，所述高位布斯编码处理单元用于对接收到的所述高位数据以及所述补位数值，进行布斯编码处理得到高位目标编码，所述高位部分积获取单元用于根据所述高位目标编码以及接收到的所述第二数据，得到初始高位编码部分积。

4.根据权利要求3所述的乘法器，其特征在于，所述低位布斯编码处理单元包括：低位数据输入端口以及低位目标编码输出端口；所述低位数据输入端口用于接收进行布斯编码处理的所述第一数据中的低位数据，所述低位目标编码输出端口用于输出对所述低位数据进行布斯编码处理后得到的低位目标编码。

5.根据权利要求3至4中任一项所述的乘法器，其特征在于，所述低位部分积获取单元包括：低位目标编码输入端口、数据输入端口以及低位编码部分积输出端口；所述低位目标编码输入端口用于接收所述低位布斯编码处理单元输出的低位目标编码，所述数据输入端口用于接收乘法运算中的所述第二数据，所述低位编码部分积输出端口用于将所述初始低位编码部分积输入至所述中间数据寄存器。

6.根据权利要求3至5中任一项所述的乘法器，其特征在于，所述选择器包括：选择模式信号输入端口、第一选通数值输入端口、第二选通数值输入端口以及选通数值输出端口；所述选择模式信号输入端口用于接收所述乘法器需要处理不同位宽的数据对应的功能选择模式信号，所述第一选通数值输入端口用于接收第一选通数值，所述第二选通数值输入端口用于接收第二选通数值，所述选通数值输出端口用于输出选通后的所述第一选通数值或所述第二选通数值。

7.根据权利要求3至6中任一项所述的乘法器，其特征在于，所述高位布斯编码处理单元包括：高位数据输入端口以及高位目标编码输出端口；所述高位数据输入端口用于接收进行布斯编码处理的所述第一数据中的高位数据，所述高位目标编码输出端口用于输出对所述高位数据进行布斯编码处理后得到的高位目标编码。